半导体功率器件的超结结构及其制作方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN108091683A(43)申请公布日2018.05.29(21)申请号201711305322.7(22)申请日2017.12.11(71)申请人深圳迈辽技术转移中心有限公司地址518000广东省深圳市龙华新区大浪街道龙胜社区腾龙路淘金地电子商务孵化基地展滔商业广场E座706(72)发明人不公告发明人(74)专利代理机构深圳市兰锋知识产权代理事务所(普通合伙)44419代理人曹明兰(51)Int.Cl.H01L29/06(2006.01)H01L29/78(2006.01)H01L21/336(2006.01)权利要求书2页说明书6页附图9页(54)发明名称半导体功率器件的超结结构及其制作方法(57)摘要一种半导体功率器件的超结结构包括N型衬底、形成于N型衬底上的N型外延、形成于N型外延表面的第一沟槽与第二沟槽、位于N型外延中的第一沟槽下方的第三沟槽、位于N型外延中的第四沟槽、位于第三沟槽与第四沟槽表面的P型掺杂区、位于第三、第四沟槽中且P型掺杂区表面及第一及第二沟槽侧壁的多晶硅、形成于N型外延上及第一及第二沟槽中的P型外延、形成于第一与第二沟槽之间的N型外延表面的N型外延层、形成于P型外延表面且邻近N型外延层两侧的第一、第二N型注入区、形成于N型外延层上的氧化硅与多晶硅层、形成于P型外延层、N型注入区与多晶硅上的介质层、贯穿介质层的第一、第二通孔。CN108091683ACN108091683A权利要求书1/2页1.一种半导体功率器件的超结结构，其特征在于：所述超结结构包括N型衬底、形成于所述N型衬底上的N型外延、形成于所述N型外延表面的第一沟槽与第二沟槽、位于所述N型外延中的所述第一沟槽下方的与所述第一沟槽连通的第三沟槽、位于所述N型外延中的所述第二沟槽下方的与所述第二沟槽连通的第四沟槽、位于所述第三沟槽与第四沟槽表面的P型掺杂区、位于所述第三、第四沟槽中且所述P型掺杂区表面及所述第一及第二沟槽侧壁的多晶硅、形成于所述N型外延上及所述第一及第二沟槽中的P型外延、形成于所述第一与第二沟槽之间的N型外延表面的N型外延层、形成于所述P型外延表面且邻近所述N型外延层两侧的第一、第二N型注入区、形成于所述N型外延层上及邻近所述N型外延的部分P型外延层与部分两个N型注入区上的依次设置的氧化硅与多晶硅层、形成于所述P型外延层、所述N型注入区与所述多晶硅上的介质层、贯穿所述介质层且对应第一沟槽上的P型外延层及第一N型注入区的第一通孔及对应所述第二沟槽上的P型外延层及第二N型注入区的第二通孔，其中所述P型体区的P型离子的掺杂浓度比所述P型扩散层的P型离子的掺杂浓度高。2.如权利要求1所述的半导体功率器件的超结结构，其特征在于：所述超结结构还包括第一金属层，所述第一金属层位于所述介质层远离所述P型外延层一侧，所述第一金属层经由所述第一通孔与第二通孔连接所述P型外延层及所述N型注入区。3.如权利要求2所述的半导体功率器件的超结结构，其特征在于：所述超结结构还包括第二金属层，所述第二金属层位于所述N型衬底远离所述N型外延的表面。4.如权利要求1所述的半导体功率器件的超结结构，其特征在于：所述第一沟槽及第二沟槽的位置分别与所述第一通孔及第二通孔的位置对应。5.如权利要求1所述的半导体功率器件的超结结构，其特征在于：所述第三沟槽的深度大于所述第一沟槽的深度，所述第四沟槽的深度大于所述第二沟槽的深度。6.如权利要求1所述的半导体功率器件的超结结构，其特征在于：所述第三沟槽邻近所述第一沟槽的部分的沟槽宽度大于所述第一沟槽的宽度，所述第三沟槽的沟槽宽度还沿着远离所述第一沟槽的方向逐渐减小；所述第四沟槽邻近所述第二沟槽的部分的沟槽宽度大于所述第二沟槽的宽度，所述第四沟槽的沟槽宽度还沿着远离所述第二沟槽的方向逐渐减小。7.如权利要求1所述的半导体功率器件的超结结构，其特征在于：所述N型外延层的掺杂浓度大于所述N型外延。8.一种半导体功率器件的超结结构的制作方法，其特征在于：所述制作方法包括以下步骤：提供具有N型衬底的N型外延，在所述N型外延表面依次形成第一氮化硅、氧化硅、第一光刻胶机第二光刻胶，其中所述第一光刻胶的的感光率较高；使用光罩进行光刻曝光，通过调整光刻曝光条件使得所述第一光刻胶的曝光宽度大于所述第二光刻胶的曝光宽度；使用所述第一、第二光刻胶作为掩膜刻蚀所述氧化硅及第一氮化硅从而形成贯穿所述第一氧化硅及第二氮化硅的两个开口；去除所述第一、第二光刻胶，利用所述两个开口刻蚀所述N型外延从而形成对应所述两个开口的第一沟槽与第二沟槽；在所述氧化硅及所述第一沟槽及第二沟槽的底部及侧壁形成第二氮化硅；2CN108091683A权利要求书2/2页去除所述氧化硅表面及所述第一及第二沟槽底部