超结半导体器件及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN111463131A(43)申请公布日2020.07.28(21)申请号202010270221.6(22)申请日2020.04.08(71)申请人中芯集成电路制造（绍兴）有限公司地址312000浙江省绍兴市皋埠镇临江路518号(72)发明人袁家贵何云罗顶管浩(74)专利代理机构上海思微知识产权代理事务所(普通合伙)31237代理人曹廷廷(51)Int.Cl.H01L21/336(2006.01)H01L29/06(2006.01)H01L29/78(2006.01)权利要求书2页说明书8页附图4页(54)发明名称超结半导体器件及其制造方法(57)摘要本发明涉及一种超结半导体器件及其制造方法。所述制造方法在衬底上形成第一外延层并在其中形成了多个第一柱体，然后再形成第二外延层，并在第二外延层中形成与各个所述第一柱体一一对应的体区，每个体区与对应的第一柱体电接触。第一柱体及与其电接触的体区可以作为超结半导体器件的第二导电类型柱，而与第二导电类型柱邻接的第一外延层部分和第二外延层部分可以作为第一导电类型柱，该方法可以降低超级结的制造难度。进一步的，第一外延层中还可形成浮空的第二柱体，在器件截止操作中可以减缓耗尽速度，使米勒电容的变化变缓，从而降低辐射噪声。CN111463131ACN111463131A权利要求书1/2页1.一种超结半导体器件的制造方法，其特征在于，包括：在衬底上形成第一外延层，所述衬底和所述第一外延层均为第一导电类型掺杂；在所述第一外延层中形成多个第一柱体，所述第一柱体为第二导电类型掺杂，且顶端位于所述第一外延层的上表面，底端位于所述第一外延层内；在所述第一外延层和所述第一柱体上形成第二外延层，所述第二外延层为第一导电类型掺杂；以及在所述第二外延层选择性注入第二导电类型离子，以在所述第二外延层内形成与各个所述第一柱体一一对应的体区，每个所述体区与对应的所述第一柱体电接触。2.如权利要求1所述的制造方法，其特征在于，在形成所述第二外延层之前，还在所述第一外延层中形成第二柱体，所述第二柱体设置于相邻的两个所述第一柱体之间且中间间隔有所述第一外延层，所述第二柱体为第二导电类型掺杂；所述第二外延层覆盖所述第二柱体顶端，所述第二柱体为浮空状态。3.如权利要求2所述的制造方法，其特征在于，在形成所述体区后，还包括：在所述第二外延层上依次形成栅极氧化层和栅极材料层；刻蚀所述栅极材料层以形成若干栅极单元，各个所述栅极单元在沿平行于所述衬底表面的平面方向与相邻两个所述体区交叠；以及执行离子注入，在所述体区上部形成第一导电类型掺杂的源区。4.如权利要求3所述的制造方法，其特征在于，还包括：在所述衬底的背面形成漏极金属层，其中，所述第二柱体位于所述栅极单元和所述漏极金属层相对的区域内。5.如权利要求1至4任一项所述的制造方法，其特征在于，形成所述第一柱体的方法包括：执行刻蚀工艺，在所述第一外延层中形成多个沟槽，所述沟槽从所述第一外延层的上表面朝所述衬底延伸预设距离，所述预设距离小于所述第一外延层的厚度；执行沟槽填充工艺，在所述沟槽内生长第二导电类型掺杂的材料以得到所述第一柱体，所述第一柱体的上表面与所述第一外延层的上表面齐平。6.一种超结半导体器件，其特征在于，包括：衬底和位于所述衬底上的第一外延层，所述衬底和所述第一外延层均为第一导电类型掺杂；设置于所述第一外延层中的多个第一柱体，所述第一柱体的顶端位于所述第一外延层的上表面，底端位于所述第一外延层内，所述第一柱体为第二导电类型掺杂；以及设置于所述第一外延层和所述第一柱体上的第二外延层，所述第二外延层为第一导电类型掺杂，所述第二外延层中形成有与各个所述第一柱体一一对应的体区，所述体区从所述第二外延层上表面延伸至内部并与对应的所述第一柱体电接触，所述体区为第二导电类型掺杂。7.如权利要求6所述的超结半导体器件，其特征在于，还包括：设置于所述第二外延层上的栅极氧化层和位于所述栅极氧化层上的若干栅极单元，每个所述栅极单元在沿平行于所述衬底表面的平面方向与相邻两个所述体区交叠；源区，具有第一导电类型掺杂，设置于所述体区上部；以及2CN111463131A权利要求书2/2页漏极金属层，设置于所述衬底背面。8.如权利要求6所述的超结半导体器件，其特征在于，还包括设置于所述第一外延层中的第二柱体，所述第二柱体设置于相邻的两个所述第一柱体之间且中间间隔有所述第一外延层，所述第二柱体为第二导电类型掺杂；所述第二外延层覆盖所述第二柱体顶端，所述第二柱体为浮空状态。9.如权利要求6所述的超结半导体器件，其特征在于，所述第一外延层的厚度大于所述第二外延层的厚度。10.如权利要求6所述的超结半导体器件，其特征在于，所述第一导电类型为n