高导电低阻值的芯片封装结构及其制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN109065515A(43)申请公布日2018.12.21(21)申请号201811007427.9(22)申请日2018.08.31(71)申请人合肥矽迈微电子科技有限公司地址230001安徽省合肥市高新区创新大道2800号H2楼201室(72)发明人张光耀(74)专利代理机构上海翼胜专利商标事务所(普通合伙)31218代理人高翠花翟羽(51)Int.Cl.H01L23/488(2006.01)H01L21/60(2006.01)权利要求书1页说明书5页附图8页(54)发明名称高导电低阻值的芯片封装结构及其制备方法(57)摘要本发明提供一种高导电低阻值的芯片封装结构及其制备方法，所述芯片封装结构包括一基板、至少一芯片及塑封所述芯片的塑封体，所述芯片的背面设置在所述基板上，每一所述芯片的正面具有多种不同类型的焊垫，相同类型的焊垫全部或部分通过一个或多个导电片连接。本发明的优点在于，本发明芯片封装结构将芯片的相同类型的焊垫通过一导电片连接，形成大面积的导电层，导电性能好，比传统的晶圆级封装在高电流时的电阻值更低；且可以避免倒装工艺中电镀小的金属凸块时出现金属凸块的间距不足或者高度偏小的风险；对导电片的高度均一性无要求，只需满足最小高度即可。CN109065515ACN109065515A权利要求书1/1页1.一种高导电低阻值的芯片封装结构，其特征在于，包括一基板、至少一芯片及塑封所述芯片的塑封体，所述芯片的背面设置在所述基板上，每一所述芯片的正面具有多种不同类型的焊垫，相同类型的焊垫全部或部分通过一个或多个导电片连接。2.根据权利要求1所述的芯片封装结构，其特征在于，导电片的高度不同。3.根据权利要求1所述的芯片封装结构，其特征在于，相同类型的焊垫全部通过一个导电片连接。4.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片封装结构还包括多个外引脚，所述外引脚分别与所述导电片及暴露的焊垫连接，所述外引脚的上表面暴露于所述塑封体表面，所述外引脚能够与一外部电路连接，进而将所述芯片的焊垫与外部电路连接。5.根据权利要求4所述的芯片封装结构，其特征在于，所述芯片封装结构还包括一层或多层依序重叠的重布线层，所述导电片及暴露的焊垫通过所述重布线层与所述外引脚连接。6.根据权利要求1所述的芯片封装结构，其特征在于，在所述芯片的正面还设置有一胶层或绝缘层，所述胶层或所述绝缘层在对应所述焊垫的位置设置有过孔，以暴露出所述焊垫，所述导电片穿过所述过孔与所述焊垫连接。7.一种权利要求1～6任意一项所述的芯片封装结构的制备方法，其特征在于，包括如下步骤：提供一芯片，所述芯片的正面具有多种不同类型的焊垫；将相同类型的焊垫全部或部分通过一个或多个导电片连接；将所述芯片安装在一基板上，所述芯片的背面与所述基板连接；塑封，形成芯片封装结构。8.根据权利要求7所述的制备方法，其特征在于，所述塑封的方法包括如下步骤：将所述芯片采用塑封料塑封，并暴露出所述导电片的上表面及未与所述导电片连接的焊垫的上表面；在所述导电片及未与所述导电片连接的焊垫的裸露表面形成多个外引脚，所述外引脚能够与一外部电路连接。9.根据权利要求8所述的制备方法，其特征在于，在形成所述外引脚之后，还包括一塑封所述外引脚，并暴露出所述外引脚的上表面的步骤。10.根据权利要求8所述的制备方法，其特征在于，在形成外引脚的步骤之前，还包括形成一层或多层依序重叠的重布线层的步骤。2CN109065515A说明书1/5页高导电低阻值的芯片封装结构及其制备方法技术领域[0001]本发明涉及半导体封装领域，尤其涉及一种高导电低阻值的芯片封装结构及其制备方法。背景技术[0002]在半导体封装领域，目前主流的倒裝封装方法形成的倒装结构(FC)采用较大直径的金属凸块(bump)将芯片与基板连接。图1是现有的倒装结构的示意图，请参阅图1，芯片10通过金属凸块11连接至基板12，每一金属凸块11对应所述芯片10的一个焊垫。其优点在于，倒装结构相较于传统的打线工艺的封装(WB)具有良好的导电性能。其缺点在于：一、金属凸块11的高度要一致，若高度不一致，则会导致金属凸块11接触不良；二、极小焊垫间距的芯片在电镀金属凸块11时，易出现金属凸块11间距不足、残胶或者电镀高度偏小的情况，影响产品性能；三、金属凸块11与基板需要采用导电焊接层连接，例如焊锡层，成本高且易出现导电焊接层空洞的情况，存在可靠性的风险及环境污染。[0003]因此，发展一种高导电低阻值的芯片封装结构具有重大意义。发明内容[0004]本发明所要解决的技术问题是，提供一种高导电低阻值的芯片封装结构及其制备方法，其能够具有良好的导电性能，比传统的晶圆级封装在高电流时的电阻值更低。[0