沟槽型MOSFET器件及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113594043A(43)申请公布日2021.11.02(21)申请号202111144135.1(22)申请日2021.09.28(71)申请人杭州芯迈半导体技术有限公司地址310051浙江省杭州市滨江区西兴街道联慧街6号(72)发明人蔡金勇(74)专利代理机构北京成创同维知识产权代理有限公司11449代理人蔡纯张靖琳(51)Int.Cl.H01L21/336(2006.01)H01L21/265(2006.01)H01L29/78(2006.01)权利要求书2页说明书5页附图9页(54)发明名称沟槽型MOSFET器件及其制造方法(57)摘要公开了一种沟槽型MOSFET器件及其制造方法，包括：在衬底上形成外延层；在外延层中形成沟槽；在沟槽中形成第一栅极导体和包围所述栅极导体的绝缘层；经由沟槽的上部侧壁对外延层进行离子注入以形成掺杂区；在沟槽的上部侧壁和外延层的表面形成栅氧化层；在沟槽中绝缘层的表面形成第二栅极导体；在外延层中形成体区和源区；以及在外延层表面的栅氧化层上形成介质层，其中，体区由掺杂区形成，体区和第二栅极导体在外延层中延伸的深度相近。本申请的沟槽型MOSFET器件及其制造方法，在形成第二栅极导体之前，经由沟槽上部的侧壁注入形成体区，从而自适应的控制体区的深度，降低栅漏电荷Qgd波动大的问题。CN113594043ACN113594043A权利要求书1/2页1.一种沟槽型MOSFET器件的制造方法，其特征在于，包括：在第一掺杂类型的衬底上形成第一掺杂类型的外延层；在所述外延层中形成沟槽；在所述沟槽中形成第一栅极导体和包围所述栅极导体的绝缘层，所述绝缘层和所述第一栅极导体暴露所述沟槽的上部；经由所述沟槽的上部侧壁对所述外延层进行离子注入以形成第二掺杂类型的掺杂区，所述第二掺杂类型与所述第一掺杂类型相反；在所述沟槽的上部侧壁和所述外延层的表面形成栅氧化层；在所述沟槽中所述绝缘层的表面形成第二栅极导体；在所述外延层中形成第二掺杂类型的体区和第一掺杂类型的源区；以及在所述外延层表面的栅氧化层上形成介质层，其中，所述体区由所述掺杂区形成，所述体区和所述第二栅极导体在所述外延层中延伸的深度相近。2.根据权利要求1所述的制造方法，其特征在于，在所述沟槽中形成第一栅极导体和包围所述栅极导体的绝缘层的步骤包括：在所述外延层的表面和所述沟槽中形成第一绝缘层，所述第一绝缘层围绕所述沟槽形成空腔；在所述第一绝缘层的表面和所述空腔中形成多晶硅层；对所述多晶硅层和所述第一绝缘层进行回蚀刻，暴露所述沟槽的上部，回蚀刻后沟槽中剩余的所述多晶硅层为第一栅极导体；在所述沟槽中的所述多晶硅层和所述第一绝缘层上形成第二绝缘层，所述绝缘层包括所述第一绝缘层和所述第二绝缘层。3.根据权利要求1所述的制造方法，其特征在于，经由所述沟槽的上部侧壁对所述外延层进行离子注入以形成第二掺杂类型的掺杂区的步骤包括：在所述沟槽的上部侧壁和所述外延层的表面形成注入氧化层；经由所述沟槽的上部侧壁对所述外延层进行离子注入以形成掺杂区；去除所述注入氧化层。4.根据权利要求1所述的制造方法，其特征在于，在所述外延层中形成第二掺杂类型的体区的步骤包括：经由所述外延层的表面进行离子注入；以及对所述掺杂区进行激活退火，所述掺杂区的离子和注入的离子扩散形成所述体区。5.根据权利要求1所述的制造方法，其特征在于，在所述外延层表面的栅氧化层上形成介质层的步骤之后，还包括：形成贯穿所述介质层，并延伸到所述外延层中的通孔；经由所述通孔在所述通孔底部的体区中形成接触区；在所述介质层的表面和所述通孔中沉积金属材料形成第一导电层；在所述衬底的第二表面沉积金属材料形成第二导电层。6.根据权利要求1所述的制造方法，其特征在于，所述第一掺杂类型为N型，所述第二掺杂类型为P型。2CN113594043A权利要求书2/2页7.一种沟槽型MOSFET器件，采用如权利要求1‑6中任一项所述的制造方法，其特征在于，包括：衬底；外延层，位于所述衬底第一表面上，所述外延层中具有沟槽；第一栅极导体、绝缘层和第二栅极导体，位于所述沟槽中，所述绝缘层包围所述第一栅极导体，所述第二栅极导体位于所述绝缘层上方；栅氧化层，位于所述外延层的表面和所述第二栅极导体与所述沟槽侧壁之间；体区、源区和接触区，位于所述外延层中；介质层，位于所述栅氧化层和所述第二栅极导体上；第一导电层和第二导电层，所述第一导电层位于所述介质层上并贯穿介质层延伸到所述外延层中的接触区，所述第二导电层位于所述衬底的第二表面，其中，所述体区和所述第二栅极导体在所述外延层中延伸的深度相近。3CN113594043A说明书1/5页沟槽型MOSFET器件及其制造方法技术领域[0001]本发明涉及半