一种沟槽型SiC MOSFET器件结构及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115642088A(43)申请公布日2023.01.24(21)申请号202211413973.9(22)申请日2022.11.11(71)申请人蔚来动力科技（合肥）有限公司地址230601安徽省合肥市经济技术开发区宿松路3963号恒创智能科技园F幢(72)发明人柯行飞高云斌李道会(74)专利代理机构北京市竞天公诚律师事务所11770专利代理师孙磊徐民(51)Int.Cl.H01L21/336(2006.01)H01L29/78(2006.01)权利要求书2页说明书8页附图7页(54)发明名称一种沟槽型SiCMOSFET器件结构及其制造方法(57)摘要本申请公开了一种沟槽型SiCMOSFET器件结构及其制造方法，该方法包括：在SiC衬底上生长SiC外延层；在SiC外延层形成体区；对体区进行源注入，形成源极；在体区内通过刻蚀形成栅沟槽；沉积形成第一介电层和第二介电层，第一介电层覆盖于栅沟槽的第一侧壁、第二侧壁以及底部，第二介电层填充于栅沟槽的第一侧壁和第二侧壁之间的中空区域；去除部分覆盖于第一侧壁的第一介电层，并至少保留覆盖于栅沟槽底部的第一介电层，形成空置区域；在露出于空置区域的第一侧壁表面生长栅氧化层；于栅氧化层和第二介电层之间填充填充物，形成栅极。通过该种栅沟槽填充方式，可降低栅沟槽底部电场，优化反向截止状态时栅沟槽底部电场分布，提升器件的可靠性。CN115642088ACN115642088A权利要求书1/2页1.一种沟槽型SiCMOSFET器件制作方法，其特征在于，所述方法包括：在SiC衬底上形成SiC外延层；在所述SiC外延层形成体区；对所述体区进行源注入，形成源极；在所述体区内通过刻蚀形成栅沟槽，所述栅沟槽的底部位于所述SiC外延层的漂移区，所述栅沟槽的第一侧壁穿过所述源极或与所述源极接触；沉积形成第一介电层和第二介电层，所述第一介电层覆盖于所述栅沟槽的所述第一侧壁、第二侧壁以及底部，所述第二介电层填充于所述栅沟槽的第一侧壁和第二侧壁之间的中空区域；去除部分覆盖于所述第一侧壁的第一介电层，并至少保留覆盖于所述栅沟槽底部的部分第一介电层，形成空置区域；在露出于所述空置区域的第一侧壁表面生长栅氧化层；于所述栅氧化层和所述第二介电层之间填充填充物，形成栅极。2.根据权利要求1所述的方法，其特征在于，在对所述体区进行源注入之后，在所述体区内通过刻蚀形成栅沟槽之前，所述方法还包括：对所述体区进行P+注入，形成P+区；于所述栅氧化层和所述第二介电层之间填充多晶硅之后，所述方法还包括：在所述源极和所述P+区的对应位置表面形成Nisalicide，获得源极欧姆接触层。3.根据权利要求2所述的方法，其特征在于，所述方法还包括：于所述源极欧姆接触层表面形成接触孔；在所述接触孔中填充金属，形成源极电极。4.根据权利要求1所述的方法，其特征在于，所述沉积形成第一介电层和第二介电层，包括：沉积氧化硅，以使所述氧化硅覆盖于所述SiC外延层表面以及覆盖于所述栅沟槽的侧壁和底部；在所述氧化硅上表面沉积氮化硅，以使所述氮化硅填充于所述栅沟槽的剩余区域中；去除所述栅沟槽之外区域的氮化硅和氧化硅，保留栅沟槽中的氮化硅和氧化硅，其中，所述栅沟槽中的所述氧化硅形成所述第一介电层，所述栅沟槽中的所述氮化硅形成所述第二介电层。5.根据权利要求4所述的方法，其特征在于，所述去除所述栅沟槽之外区域的氮化硅和氧化硅，包括：采用CMP或干法回刻的方式去除顶部的氮化硅、并去除所述栅沟槽中高出所述SiC外延层的氮化硅；采用CMP的方式去除高出所述SiC外延层的氧化硅。6.根据权利要求1所述的方法，其特征在于，所述去除部分覆盖于所述第一侧壁的第一介电层，并至少保留覆盖于所述栅沟槽底部的第一介电层，包括：在所述SiC外延层表面涂敷光刻胶，采用光刻工艺对所述光刻胶进行图形化处理，以形成图形化的光刻胶；依据所述图形化的光刻胶，采用湿法回刻工艺去除部分覆盖于所述第一侧壁的第一介电层，并至少保留覆盖于所述栅沟槽底部的第一介电层。2CN115642088A权利要求书2/2页7.根据权利要求1或6所述的方法，其特征在于，所述去除部分覆盖于所述第一侧壁的第一介电层，并至少保留覆盖于所述栅沟槽底部的第一介电层，包括：去除所述覆盖于所述第一侧壁、且与所述第二介电层相同深度的第一介电层。8.根据权利要求1所述的方法，其特征在于，于所述栅氧化层和所述第二介电层之间填充填充物，形成栅极，包括：沉积多晶硅，使所述栅氧化层和所述第二介电层之间的区域形成多晶硅栅，并去除SiC外延层表面的多晶硅。9.一种沟槽型SiCMOSFET器件结构，其特征在于，所述沟槽型SiCMOSFET器件结构包括：位于SiC衬底上的SiC外延层；位于所述SiC外延层