用于掺杂区的导电通道的制造方法、沟槽型MOSFET器件及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113782429A(43)申请公布日2021.12.10(21)申请号202111078843.X(22)申请日2021.09.15(71)申请人杭州芯迈半导体技术有限公司地址310051浙江省杭州市滨江区西兴街道联慧街6号(72)发明人刘坚蔡金勇(74)专利代理机构北京成创同维知识产权代理有限公司11449代理人蔡纯张靖琳(51)Int.Cl.H01L21/308(2006.01)H01L21/768(2006.01)H01L21/336(2006.01)H01L29/78(2006.01)权利要求书2页说明书5页附图6页(54)发明名称用于掺杂区的导电通道的制造方法、沟槽型MOSFET器件及其制造方法(57)摘要公开了一种用于掺杂区的导电通道的制造方法，包括：在半导体层上形成介质层，所述半导体层包括掺杂区；在所述介质层中形成开口；在所述开口的侧壁形成侧墙；经由所述开口对所述半导体层进行蚀刻，形成到达所述掺杂区的导电孔；以及在所述导电孔中填充导电材料形成导电通道，其中，所述侧墙用于减小所述导电通道的横向尺寸。本申请的用于掺杂区的导电通道的制造方法，通过在介质层中的开口的侧壁形成侧墙，缩小介质层中开口的横向尺寸，从而以更小的开口对半导体层进行蚀刻，最终获得尺寸更小的导电孔，改善器件的性能。CN113782429ACN113782429A权利要求书1/2页1.一种用于掺杂区的导电通道的制造方法，其特征在于，包括：在半导体层上形成介质层，所述半导体层包括掺杂区；在所述介质层中形成开口；在所述开口的侧壁形成侧墙；经由所述开口对所述半导体层进行蚀刻，形成到达所述掺杂区的导电孔；以及在所述导电孔中填充导电材料形成导电通道，其中，所述侧墙用于减小所述导电通道的横向尺寸。2.根据权利要求1所述的制造方法，其特征在于，在所述开口的侧壁形成侧墙的步骤包括：在所述介质层的表面和所述开口中形成阻挡层；去除所述介质层表面的所述阻挡层和去除所述开口底部的阻挡层，所述开口侧壁的阻挡层形成侧墙。3.根据权利要求1所述的制造方法，其特征在于，在所述介质层中形成开口的步骤包括：在所述介质层上形成图案化的掩膜层；通过所述掩膜层将所述掩膜层中的图案转移到所述介质层中形成开口。4.一种沟槽型MOSFET器件的制造方法，其特征在于，包括：在半导体衬底上形成外延层；在所述外延层中形成沟槽结构、体区和源区，所述体区与所述沟槽结构邻接，所述源区位于所述体区中；在所述外延层的表面形成介质层；在所述介质层中形成开口；在所述开口的侧壁形成侧墙；经由所述开口对所述外延层进行蚀刻，形成到达所述体区的导电孔；以及在所述导电孔中填充导电材料形成导电通道，其中，所述侧墙用于减小所述导电通道的横向尺寸。5.根据权利要求4所述的制造方法，其特征在于，所述沟槽型MOSFET器件的元胞区为所述体区的外周边围绕的区域，并且所述导电通道邻接所述体区的外周边。6.根据权利要求5所述的制造方法，其特征在于，在所述开口的侧壁形成侧墙的步骤包括：在所述介质层的表面和所述开口中形成阻挡层；去除所述介质层表面的所述阻挡层和去除所述开口底部的阻挡层，所述开口侧壁的阻挡层形成侧墙。7.根据权利要求5所述的制造方法，其特征在于，所述沟槽结构包括：位于所述外延层中的沟槽；位于所述沟槽中的绝缘层、第一栅极导体、栅氧化层和第二栅极导体，所述绝缘层围绕所述沟槽侧壁并包围所述第一栅极导体，所述栅氧化层位于所述沟槽上部侧壁，所述第二栅极导体位于沟槽上部的所述绝缘层上。8.根据权利要求5所述的制造方法，其特征在于，在所述导电孔中填充导电材料形成导电通道的步骤之后，还包括：在所述衬底的第二表面形成第二导电层。2CN113782429A权利要求书2/2页9.一种沟槽型MOSFET器件，采用如权利要求4‑8中任一项所述的制造方法形成。3CN113782429A说明书1/5页用于掺杂区的导电通道的制造方法、沟槽型MOSFET器件及其制造方法技术领域[0001]本发明涉及半导体制造技术领域，特别涉及一种用于掺杂区的导电通道的制造方法、沟槽型MOSFET器件及其制造方法。背景技术[0002]功率半导体器件亦称为电力电子器件，包括功率二极管、晶闸管、VDMOS(垂直双扩散金属氧化物半导体)场效应晶体管、LDMOS(横向扩散金属氧化物半导体)场效应晶体管以及IGBT(绝缘栅双极型晶体管)等。VDMOS场效应晶体管包括在半导体衬底的相对表面上形成的源区和漏区，在导通状态下，电流主要沿着半导体衬底的纵向流动。[0003]在VDMOS场效应晶体管的基础上，进一步发展了沟槽型MOSFET，如图1所示，包括衬底110、外延层120、绝缘层131、第一栅极导体132、栅极氧化层13