半导体元件的制备方法.pdf

(19)中华人民共和国国家知识产权局*CN102543732A*(12)发明专利申请(10)申请公布号CN102543732A(43)申请公布日2012.07.04(21)申请号201010578074.5(22)申请日2010.12.08(71)申请人无锡华润上华半导体有限公司地址214028江苏省无锡市国家高新技术产业开发区汉江路5号(72)发明人余军蔡建祥顾勇陈清(51)Int.Cl.H01L21/336(2006.01)H01L21/28(2006.01)权利要求书权利要求书1页1页说明书说明书22页页附图附图33页(54)发明名称半导体元件的制备方法(57)摘要本发明关于一种半导体元件的制备方法，其包括步骤：步骤一：应用传统的工艺流程制备多晶硅栅极并沉积适当厚度的层间介质层(ILD，InterlayerDielectric)；该多晶硅栅极具有位于下层的浮栅(FG，FloatingGate)、中间层的氧化物-氮化物-氧化物(ONO)及位于上层的控制栅(CG，ControlGate)；步骤二：利用化学机械抛光将层间介质层ILD磨平并停止在CG多晶硅表面；步骤三：使用对OXIDE选择比很高的湿法刻蚀方法将CG多晶硅完全去除；步骤四：在除去了CG多晶硅的晶圆上沉积填充能力(gapfill)较好的金属层；步骤五：利用CMP工艺将沉积的金属层磨平并停留在层间介质层表面。本发明半导体元件的制备方法通过金属层置换CG多晶硅，降低了内阻，稳定耗尽效应改善了半导体元件的可靠性能。CN1025437ACN102543732A权利要求书1/1页1.一种半导体元件的制备方法，其特征在于：其包括步骤：步骤一：制备多晶硅栅极并沉积适当厚度的层间介质层(ILD，InterlayerDielectric)；该多晶硅栅极包括位于下层的浮栅(FG，FloatingGate)、中间层的氧化物-氮化物-氧化物(ONO)及位于上层的控制栅(CG，ControlGate)；步骤二：利用化学机械抛光(ChemicalMechanicalPolishing，CMP)将层间介质层磨平并停止在控制栅多晶硅表面；步骤三：将控制栅的多晶硅通过刻蚀的方法去除；步骤四：在除去了控制栅多晶硅的晶圆上沉积金属层。2.如权利要求1所述的半导体元件的制备方法，其特征在于，还包括步骤五：利用化学机械抛光工艺将沉积的金属层磨平并停留在层间介质层表面。3.如权利要求2所述的半导体元件的制备方法，其特征在于，使用对氧化物选择比高的湿法刻蚀方法将控制栅的多晶硅完全去除。4.如权利要求3所述的半导体元件的制备方法，其特征在于，在除去了控制栅多晶硅的晶圆上沉积填充能力(gapfill)好的金属层。5.如权利要求1所述的半导体元件的制备方法，其特征在于，所述步骤一中化学机械抛光为过抛光(over-polish)，让控制栅多晶硅表面略高于层间介质层。6.如权利要求1所述的半导体元件的制备方法，其特征在于，所述步骤四中金属层将控制栅多晶硅被去除后的空间完全填满并高于层间介质层。7.如权利要求2所述的半导体元件的制备方法，其特征在于，所述步骤五中为了防止控制栅线之间的桥连，所述化学机械抛光工艺为过抛光(over-polish)，使得金属层略低于层间介质层。2CN102543732A说明书1/2页半导体元件的制备方法技术领域[0001]本发明涉及半导体元件的制备方法，尤其涉及一种具有金属栅极的半导体器件的制备方法。背景技术[0002]MOS晶体管是半导体集成电路的基本器件，其包括源极、漏极和栅极。目前的MOS晶体管中栅极最常用的材料是多晶硅。然而随着MOS晶体管尺寸的不断缩小，传统的多晶硅栅极因为多晶硅耗尽效应、高电阻率、P型多晶硅中硼扩散及和高K栅介质不兼容等缺点，已经不能适应65nm技术节点以下的器件性能要求。[0003]首先，与大多数金属材料相比，多晶硅是以高电阻值的半导体材料所形成，这造成多晶硅栅极是以比金属栅极低的速率在操作。为了弥补高电阻与其相应的地操作速率，多晶硅材料通常需要大量的昂贵的硅化金属处理，使其操作速率可提升至可接受的范围。[0004]其次，多晶硅栅极极容易产生空乏效应(depletioneffect)。严格来说，目前多晶硅的掺杂浓度很低，由于掺杂浓度的限制，当多晶硅栅极受到偏压时，缺乏载流子，使靠近多晶硅栅极与栅极介电层的界面上就容易产生空乏区。此空乏效应除了会使等效的栅极介电层厚度增加，又同时造成栅极电容值下降，进而导致元件驱动能力衰退等困境。[0005]因此，业界已逐渐采用金属栅极来替代传统的多晶硅栅极。然而，金属栅极的制备工艺面临诸多挑战，有必要提出金属栅极制备的改进工艺。发明内容[0006]本发明的目的在于提供一种半导体元件的制备方法，其工艺简单，性能良好，成本低。[0007