沟槽栅超结MOSFET的制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN105957897A(43)申请公布日2016.09.21(21)申请号201610484791.9(22)申请日2016.06.28(71)申请人上海华虹宏力半导体制造有限公司地址201203上海市浦东新区张江高科技园区祖冲之路1399号(72)发明人柯行飞(74)专利代理机构上海浦一知识产权代理有限公司31211代理人郭四华(51)Int.Cl.H01L29/78(2006.01)H01L21/336(2006.01)H01L29/423(2006.01)H01L29/06(2006.01)权利要求书2页说明书5页附图7页(54)发明名称沟槽栅超结MOSFET的制造方法(57)摘要本发明公开了一种沟槽栅超结MOSFET的制造方法，包括步骤：形成硬质掩模层；对硬质掩模层进行光刻刻蚀将沟槽形成区域打开；进行第一次刻蚀形成顶部沟槽；去除顶部沟槽底部的保护层，保留顶部沟槽侧面的保护层；进行第二次刻蚀形成底部沟槽；在底部沟槽中填充P型外延层并形成底部外延填充层；在底部外延填充层的顶部填充P型外延层并形成顶部外延填充层；去除硬质掩模层和保护层从而在P型柱的顶部的周侧形成栅极沟槽；在栅极沟槽中形成栅介质层和填充栅极导电材料。本发明能防止沟槽栅和P型柱之间出现套准偏差，能提高工艺稳定性以及使器件的开启电压和导通压降更均匀，能使超结单元尺寸更小，能大幅度提高器件的抗UIS冲击能力。CN105957897ACN105957897A权利要求书1/2页1.一种沟槽栅超结MOSFET的制造方法，其特征在于，包括如下步骤：步骤一、提供一半导体衬底，在所述半导体衬底表面形成有N型外延层；在所述N型外延层表面形成硬质掩模层；步骤二、采用光刻工艺定义出沟槽形成区域；对所述硬质掩模层进行刻蚀将沟槽形成区域打开；步骤三、对所述N型外延层进行第一次刻蚀，所述第一次刻蚀以所述硬质掩模层为掩模，所述第一次刻蚀的深度达到沟槽栅所要求的深度并形成顶部沟槽；步骤四、形成保护层将所述顶部沟槽的底部表面和侧面覆盖；步骤五、采用干法刻蚀去除所述顶部沟槽底部的所述保护层，所述顶部沟槽侧面的所述保护层保留；步骤六、对所述N型外延层进行第二次刻蚀，所述第二次刻蚀以所述硬质掩模层和所述保护层为掩模，所述第二次刻蚀后的深度要达到超结结构的P型柱所要求的深度并形成底部沟槽，所述底部沟槽的宽度小于所述顶部沟槽的宽度；步骤七、在保留所述硬质掩模层和所述保护层的条件下进行第一次选择性外延生长工艺在所述底部沟槽中填充P型外延层并形成底部外延填充层；步骤八、在保留所述硬质掩模层和所述保护层的条件下进行第二次选择性外延生长工艺在所述底部外延填充层的顶部的沟槽中填充P型外延层并形成顶部外延填充层；由填充于所述底部外延填充层和所述顶部外延填充层叠加形成P型柱，由各所述P型柱之间的所述N型外延层组成的N型柱，由所述P型柱和所述N型柱交替排列组成超结结构；步骤九、去除所述硬质掩模层和所述保护层，由所述保护层去除后在所述P型柱的顶部的周侧形成的沟槽作为栅极沟槽；步骤十、在所述栅极沟槽中的底部表面和侧面形成栅介质层；之后，在所述所述栅极沟槽中填充栅极导电材料，由该栅极导电材料组成沟槽栅。2.如权利要求1所述的沟槽栅超结MOSFET的制造方法，其特征在于：所述半导体衬底为硅衬底，所述N型外延层为N型硅外延层，所述P型外延层为P型外延层。3.如权利要求2所述的沟槽栅超结MOSFET的制造方法，其特征在于：所述硬质掩模层由氮化硅组成或由氧化硅叠加氮化硅组成。4.如权利要求2所述的沟槽栅超结MOSFET的制造方法，其特征在于：所述保护层的材料为氧化硅。5.如权利要求1或2所述的沟槽栅超结MOSFET的制造方法，其特征在于：步骤十中所述栅极导电材料为多晶硅。6.如权利要求1或2所述的沟槽栅超结MOSFET的制造方法，其特征在于：步骤十中的所述栅介质层为栅氧化层。7.如权利要求1所述的沟槽栅超结MOSFET的制造方法，其特征在于，步骤十之后还包括步骤：步骤十一、在所述超结结构的顶部形成P型体区，所述沟槽栅底部穿过所述P型体区，被位于所述N型柱顶部的所述沟槽栅侧面覆盖的所述P型体区表面用于形成沟道；步骤十二、在所述P型体区的表面形成源区；步骤十三、形成层间膜，接触孔和正面金属层；2CN105957897A权利要求书2/2页对所述正面金属层进行图形化形成源极和栅极，所述源区和所述P型体区通过对应的接触孔连接到所述源极，所述沟槽栅通过对应的接触孔连接到栅极。8.如权利要求7所述的沟槽栅超结MOSFET的制造方法，其特征在于：步骤十三中，在各所述N型柱和各所述P型柱的顶部都形成有一个连接到源极的接触孔。3CN105957897A说明书1/5页沟槽栅超结MO