屏蔽栅沟槽型MOSFET的制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN107768253A(43)申请公布日2018.03.06(21)申请号201711075635.8(22)申请日2017.11.06(71)申请人上海华虹宏力半导体制造有限公司地址201203上海市浦东新区张江高科技园区祖冲之路1399号(72)发明人蔡晨丛茂杰(74)专利代理机构上海浦一知识产权代理有限公司31211代理人郭四华(51)Int.Cl.H01L21/336(2006.01)H01L29/78(2006.01)H01L29/423(2006.01)权利要求书1页说明书5页附图5页(54)发明名称屏蔽栅沟槽型MOSFET的制造方法(57)摘要本发明公开了一种屏蔽栅沟槽型MOSFET的制造方法，包括如下步骤：步骤一、提供表面形成有硅外延层的硅衬底并进行光刻刻蚀形成沟槽；步骤二、形成底部氧化层；步骤三、形成第一层多晶硅将沟槽完全填充；步骤四、进行热退火，利用热退火使第一层多晶硅再结晶并消除第一层多晶硅的缝隙；步骤五、对第一层多晶硅进行回刻并形成由保留于沟槽底部的第一层多晶硅组成多晶硅屏蔽栅。本发明能提高多晶硅屏蔽栅的表面形貌，进而提高多晶硅屏蔽栅的表面深度的均匀性，提高多晶硅屏蔽栅的屏蔽效果。CN107768253ACN107768253A权利要求书1/1页1.一种屏蔽栅沟槽型MOSFET的制造方法，其特征在于，包括如下步骤：步骤一、提供表面形成有硅外延层的硅衬底，采用光刻刻蚀工艺在所述硅外延层的栅极区域中形成沟槽；步骤二、在所述沟槽底部表面和侧壁表面形成底部氧化层，所述底部氧化层也延伸到所述沟槽外部的所述硅外延层表面；步骤三、在所述底部氧化层表面形成第一层多晶硅，所述第一层多晶硅将所述沟槽完全填充并会在所述沟槽的中央区域产生缝隙；步骤四、对所述第一层多晶硅进行热退火，利用所述热退火使所述第一层多晶硅再结晶并用于消除所述第一层多晶硅的缝隙；步骤五、对所述第一层多晶硅进行回刻，该回刻将所述沟槽外部的所述第一层多晶硅完全去除，将所述沟槽中顶部的所述第一层多晶硅去除，由保留于所述沟槽底部的所述第一层多晶硅组成多晶硅屏蔽栅。2.如权利要求1所述的屏蔽栅沟槽型MOSFET的制造方法，其特征在于：步骤四中的所述热退火的过程中通入N2，所述热退火的温度为1000℃～1150℃,所述热退火时间25分钟～35分钟。3.如权利要求1所述的屏蔽栅沟槽型MOSFET的制造方法，其特征在于，还包括步骤：步骤六、对所述底部氧化层进行湿法腐蚀，所述湿法腐蚀将所述多晶硅屏蔽栅顶部的所述沟槽侧壁的所述底部氧化层去除；步骤七、在所述多晶硅屏蔽栅顶部表面形成多晶硅间隔离氧化层；在所述多晶硅屏蔽栅顶部的所述沟槽侧壁形成栅氧化层；步骤八、形成第二层多晶硅，所述第二层多晶硅将形成有所述栅氧化层和所述多晶硅间隔离氧化层的所述沟槽完全填充，由填充于所述沟槽顶部的所述第二层多晶硅组成多晶硅栅。4.如权利要求1或3所述的屏蔽栅沟槽型MOSFET的制造方法，其特征在于：屏蔽栅沟槽型MOSFET包括多个周期交替排列的MOSFET单元结构，步骤一中形成的所述沟槽包括交替排列的多个，每一个所述沟槽和一个所述MOSFET单元结构相对应。5.如权利要求3所述的屏蔽栅沟槽型MOSFET的制造方法，其特征在于：步骤一中所述硅衬底具有第一导电类型重掺杂，所述硅衬底的背面用于形成漏区，所述硅外延层具有第一导电类型轻掺杂，所述硅外延层用于形成屏蔽栅沟槽型MOSFET的漂移区。6.如权利要求5所述的屏蔽栅沟槽型MOSFET的制造方法，其特征在于：在所述硅外延层中形成有第二导电类型阱区，所述多晶硅栅穿过所述阱区，所述多晶硅栅从侧面覆盖所述阱区并用于在所述阱区侧面形成沟道。7.如权利要求3所述的屏蔽栅沟槽型MOSFET的制造方法，其特征在于：步骤七中所述栅氧化层采用热氧化工艺形成，所述多晶硅间隔离氧化层采用气相化学淀积形成。8.如权利要求3所述的屏蔽栅沟槽型MOSFET的制造方法，其特征在于：步骤八形成所述第二层多晶硅之后还包括对所述第二层多晶硅进行回刻的步骤，该回刻后将所述沟槽外部的所述第二层多晶硅都去除，由保留于所述沟槽顶部的所述第二层多晶硅组成多晶硅栅。9.如权利要求1所述的屏蔽栅沟槽型MOSFET的制造方法，其特征在于：步骤五中采用干法刻蚀工艺对所述第一层多晶硅进行回刻。2CN107768253A说明书1/5页屏蔽栅沟槽型MOSFET的制造方法技术领域[0001]本发明涉及一种半导体集成电路制造方法，特别是涉及一种屏蔽栅(ShieldGateTrench，SGT)沟槽型MOSFET的制造方法。背景技术[0002]如图1所示，是现有屏蔽栅沟槽型MOSFET的结构示意图；以N型器件为例，现有屏蔽栅沟槽型MOSFET