沟槽型双层栅MOSFET的制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN110491782A(43)申请公布日2019.11.22(21)申请号201910742904.4(22)申请日2019.08.13(71)申请人上海华虹宏力半导体制造有限公司地址201203上海市浦东新区张江高科技园区祖冲之路1399号(72)发明人顾昊元蔡晨(74)专利代理机构上海浦一知识产权代理有限公司31211代理人郭四华(51)Int.Cl.H01L21/28(2006.01)H01L21/768(2006.01)权利要求书2页说明书8页附图11页(54)发明名称沟槽型双层栅MOSFET的制造方法(57)摘要本发明公开了一种沟槽型双层栅MOSFET的制造方法，包括步骤：形成多个沟槽，沟槽包括多个栅沟槽以及至少一个源引出沟槽；形成底部介质层和源极多晶硅；采用HDPCVD淀积加回刻工艺形成多晶硅间氧化层；形成栅介质层；进行多晶硅淀积形成第二多晶硅层；对第二多晶硅层进行回刻，由回刻后填充于栅沟槽中的第二多晶硅层组成多晶硅栅，源引出沟槽的侧面也保留有剩余的第二多晶硅层；进行金属下介质层生长，生长厚度大于目标厚度，且金属下介质层的生长厚度满足将源引出沟槽中的间隙区完全填充；进行湿法刻蚀使金属下介质层的厚度减薄到目标厚度；步骤九、刻蚀形成接触孔的开口并填充金属。本发明能降低工艺成本，提高产品质量。CN110491782ACN110491782A权利要求书1/2页1.一种沟槽型双层栅MOSFET的制造方法，其特征在于，包括如下步骤：步骤一、采用光刻定义加刻蚀工艺在半导体衬底上形成多个沟槽，所述沟槽包括多个栅沟槽以及至少一个源引出沟槽，所述栅沟槽形成于器件单元区，所述源引出沟槽位于所述器件单元区外侧，所述源引出沟槽和各所述栅沟槽相连通，所述源引出沟槽的宽度大于所述栅沟槽的宽度；步骤二、形成底部介质层和源极多晶硅，所述底部介质层覆盖在所述沟槽的底部表面和所述沟槽的底部区域的侧面，所述源极多晶硅填充在形成有所述底部介质层的所述沟槽的底部区域；步骤三、采用HDPCVD淀积加回刻工艺在所述源极多晶硅的表面形成多晶硅间氧化层；步骤四、在所述源极多晶硅顶部的所述沟槽的侧面形成栅介质层；步骤五、进行多晶硅淀积形成第二多晶硅层，所述第二多晶硅层将所述栅沟槽的所述源极多晶硅的顶部区域完全填充，所述第二多晶硅层未将所述源引出沟槽的所述源极多晶硅的顶部区域完全填充并形成有间隙区，所述第二多晶硅层还延伸到所述沟槽的外侧；步骤六、对所述第二多晶硅层进行回刻，回刻后的所述第二多晶硅层仅填充在所述栅沟槽中以及位于所述源引出沟槽的侧面，所述源引出沟槽的所述源极多晶硅的顶部表面以及所述沟槽外的所述第二多晶硅层都被去除，由填充于所述栅沟槽中的所述第二多晶硅层组成多晶硅栅；步骤七、进行金属下介质层生长，所述金属下介质层的生长厚度大于所需要的目标厚度，且所述金属下介质层的生长厚度满足将所述源引出沟槽中的间隙区完全填充；步骤八、对所述金属下介质层进行湿法刻蚀使所述金属下介质层的厚度减薄到目标厚度；步骤九、根据光刻定义进行刻蚀形成接触孔的开口，之后在所述接触孔的开口中填充金属；所述接触孔包括位于所述源引出沟槽中的第一接触孔，所述第一接触孔穿过所述金属下介质层，通过步骤七中生长的所述金属下介质层将所述源引出沟槽中的间隙区完全填充来改善所述第一接触孔的形貌稳定性。2.如权利要求1所述的沟槽型双层栅MOSFET的制造方法，其特征在于：所述半导体衬底为硅衬底。3.如权利要求2所述的沟槽型双层栅MOSFET的制造方法，其特征在于：步骤二中所述底部介质层为氧化层。4.如权利要求3所述的沟槽型双层栅MOSFET的制造方法，其特征在于：步骤二中所述源极多晶硅采用多晶硅淀积加回刻工艺形成。5.如权利要求4所述的沟槽型双层栅MOSFET的制造方法，其特征在于：所述底部介质层采用热氧化工艺或淀积工艺生长形成，生长后的所述底部介质层覆盖在所述沟槽的内侧表面和所述沟槽的外侧表面；在所述源极多晶硅的回刻工艺之后，所述源极多晶硅的顶部的所述沟槽侧面和所述沟槽外侧表面的所述底部介质层被去除。6.如权利要求5所述的沟槽型双层栅MOSFET的制造方法，其特征在于：所述源极多晶硅的顶部的所述沟槽侧面和所述沟槽外侧表面的所述底部介质层在步骤三中的所述多晶硅间氧化层对应的回刻工艺中同时被去除。7.如权利要求2所述的沟槽型双层栅MOSFET的制造方法，其特征在于：步骤三中，HDP2CN110491782A权利要求书2/2页CVD淀积的所述多晶硅间氧化层的厚度满足部分填充位于所述源极多晶硅顶部的所述沟槽的顶部区域；所述多晶硅间氧化层的回刻工艺为全面刻蚀。8.如权利要求7所述的沟槽型双层栅MOSFET的制造方法，其特征在于：步骤三中HDPCVD