预览加载中,请您耐心等待几秒...
1/9
2/9
3/9
4/9
5/9
6/9
7/9
8/9
9/9

在线预览结束,喜欢就下载吧,查找使用更方便

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN106298870A(43)申请公布日2017.01.04(21)申请号201510309508.4(22)申请日2015.06.08(71)申请人北大方正集团有限公司地址100871北京市海淀区成府路298号方正大厦9层申请人深圳方正微电子有限公司(72)发明人赵圣哲(74)专利代理机构北京友联知识产权代理事务所(普通合伙)11343代理人尚志峰汪海屏(51)Int.Cl.H01L29/06(2006.01)权利要求书1页说明书4页附图3页(54)发明名称半导体器件的制造方法和半导体器件(57)摘要本发明提供了一种半导体器件的制造方法和一种半导体器件,其中,所述制造方法包括:对N型外延层进行刻蚀,以形成第一沟槽;在第一沟槽的衬底表面生长第一氧化层并进行回刻处理,仅保留第一沟槽的侧壁上的第一氧化层;对第一沟槽进行填充处理,形成P型填充区域;对P型填充区域进行刻蚀形成多个第二沟槽;在多个第二沟槽的衬底表面生长第二氧化层并进行回刻处理,仅保留多个第二沟槽的侧壁上的第二氧化层;对多个第二沟槽进行填充处理,形成多个N型填充区域,以形成目标衬底结构,并在目标衬底结构的基础上完成半导体器件的制造。通过本发明的技术方案,能够避免N型和P型之间互扩散,解决了漂移区内电荷分布不平衡的问题。CN106298870ACN106298870A权利要求书1/1页1.一种半导体器件的制造方法,其特征在于,包括:在形成有N型外延层的衬底上对所述N型外延层进行刻蚀,以形成第一沟槽;在形成有所述第一沟槽的所述衬底表面生长第一氧化层;对所述第一氧化层进行回刻处理,以仅保留所述第一沟槽的侧壁上的所述第一氧化层;对所述第一沟槽进行填充处理,以形成P型填充区域;对所述P型填充区域进行刻蚀处理,以形成多个第二沟槽;在形成有所述多个第二沟槽的所述衬底表面生长第二氧化层并进行回刻处理,以仅保留所述多个第二沟槽的侧壁上的所述第二氧化层;对所述多个第二沟槽进行填充处理,形成多个N型填充区域,以形成目标衬底结构,并在所述目标衬底结构的基础上完成所述半导体器件的制造。2.根据权利要求1所述的半导体器件的制造方法,其特征在于,形成所述第一沟槽具体包括:在形成有所述N型外延层的所述衬底的上对整个有源区进行刻蚀。3.根据权利要求2所述的半导体器件的制造方法,其特征在于,所述多个第二沟槽等间距分布。4.根据权利要求2所述的半导体器件的制造方法,其特征在于,所述P型填充区域为P型外延层或P型多晶硅。5.根据权利要求2所述的半导体器件的制造方法,其特征在于,在形成所述P型填充区域后,还包括:对形成有所述P型填充区域的所述衬底进行表面平坦化处理。6.根据权利要求5所述的半导体器件的制造方法,其特征在于,所述表面平坦化处理的方式包括:化学机械抛光方式。7.根据权利要求2所述的半导体器件的制造方法,其特征在于,所述多个N型填充区域为N型外延层或N型多晶硅。8.根据权利要求2所述的半导体器件的制造方法,其特征在于,所述第一氧化层和所述第二氧化层均为氧化硅层。9.根据权利要求1-8中任一项所述的半导体器件的制造方法,其特征在于,在形成所述多个N型填充区域后,还包括:对形成有所述多个N型填充区域的所述衬底进行回刻处理,以形成所述目标衬底结构,并在所述目标衬底结构的基础上完成所述半导体器件的制造。10.一种半导体器件,其特征在于,所述半导体器件采用权利要求1至9中任一项所述的半导体器件的制造方法制造而成。2CN106298870A说明书1/4页半导体器件的制造方法和半导体器件技术领域[0001]本发明涉及半导体技术领域,具体而言,涉及一种半导体器件的制造方法和一种半导体器件。背景技术[0002]随着半导体工业成为新兴工业的主流,集成电路已发展成为单一晶粒可以容纳数千万个电晶体的超大型集成电路,但集成电路中的每个组成部分都存在能量损耗,影响了集成电路的效率。为了节约能量,减少例如在直流到直流转换器中所使用的晶体管中的功率损耗尤为重要,其中MOSFET(Metal-Oxide-SemiconductorField-Effect-Transistor,金属-氧化物半导体场效应管)器件就能够通过减小器件的导通电阻来减小功率损耗,但由于击穿电压与导通电阻成反比关系,所以当导通电阻减小时,会产生对击穿电压不利的影响。[0003]为了解决上述问题,引入了超结型功率MOSFET,其包括位于器件有源区以下的交替的P型区和N型区。超结型功率MOSFET中交替的P型区和N型区理想的处于电荷平衡状态,这些区在反向电压条件下相互耗尽,能够更好的耐击穿。超结器件通过P型柱和N型柱的缓冲层的存在来实现一个更好的耐击穿,对于N沟道超结器件来说,目前P型柱的制作方