制造半导体器件的方法和半导体器件.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115424929A(43)申请公布日2022.12.02(21)申请号202210430941.3(22)申请日2022.04.22(30)优先权数据63/230,5452021.08.06US17/576,9102022.01.14US(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹(72)发明人高境鸿(74)专利代理机构北京德恒律治知识产权代理有限公司11409专利代理师章社杲李伟(51)Int.Cl.H01L21/336(2006.01)H01L29/423(2006.01)H01L29/78(2006.01)权利要求书1页说明书13页附图62页(54)发明名称制造半导体器件的方法和半导体器件(57)摘要本申请的实施例提供了一种半导体器件及其制造方法。在制造半导体器件的方法中，在衬底上方形成栅极介电层；在栅极介电层上方形成牺牲层；图案化牺牲层以形成牺牲栅电极；通过部分地蚀刻牺牲栅电极在牺牲栅电极中形成多个开口；利用与牺牲栅电极的材料不同的填充材料填充多个开口；去除牺牲栅电极以形成栅极空间，从而在栅极空间中留下多个柱或壁；以及利用一种或多种导电材料填充栅极空间，从而形成金属栅电极。CN115424929ACN115424929A权利要求书1/1页1.一种制造半导体器件的方法，包括：在衬底上方形成栅极介电层；在所述栅极介电层上方形成牺牲层；图案化所述牺牲层以形成牺牲栅电极；通过部分地蚀刻所述牺牲栅电极在所述牺牲栅电极中形成多个开口；利用与所述牺牲栅电极的材料不同的填充材料填充所述多个开口；去除所述牺牲栅电极以形成栅极空间，从而在所述栅极空间中留下多个柱或壁；以及利用一种或多种导电材料填充所述栅极空间，从而形成金属栅电极。2.根据权利要求1所述的方法，其中，所述牺牲栅电极包括多晶硅或非晶硅。3.根据权利要求1所述的方法，其中，所述填充材料是介电材料。4.根据权利要求3所述的方法，其中，所述填充材料包括氧化硅、氮化硅、SiON、SiOC、SiOCN或SiCN中的一种或多种。5.根据权利要求1所述的方法，还包括在形成所述牺牲层之前在所述栅极介电层上方形成由导电材料制成的盖层，其中，所述多个柱或壁以及所述一种或多种导电材料形成在所述盖层上方。6.根据权利要求1所述的方法，还包括在形成所述多个开口之前，在所述牺牲栅电极的侧壁上形成侧壁间隔件。7.根据权利要求1所述的方法，还包括在形成所述多个开口之后，在所述牺牲栅电极的侧壁上形成侧壁间隔件。8.根据权利要求7所述的方法，其中，所述多个柱或壁包括由与所述侧壁间隔件相同的材料制成的底层和由所述填充材料制成的上层。9.一种制造半导体器件的方法，包括：在衬底上方形成栅极介电层；在所述栅极介电层上方形成牺牲层；图案化所述牺牲层以形成牺牲栅电极；在所述牺牲栅电极的侧壁上形成侧壁间隔件；在所述侧壁间隔件上方形成层间介电层；图案化所述牺牲栅电极，从而在栅极空间中形成多个柱或壁；在所述栅极空间中和所述层间介电层上方形成一个或多个导电层；以及对所述一个或多个导电层执行化学机械抛光，从而形成金属栅电极。10.一种半导体器件，包括：衬底，包括沟道区、源极区和漏极区；栅极介电层，设置在所述沟道区上方；栅电极，设置在所述栅极介电层上方，其中：所述栅电极包括导电体和多个柱或壁，所述多个柱或壁由与导电体不同的材料制成并且在平面图中由所述导电体包围。2CN115424929A说明书1/13页制造半导体器件的方法和半导体器件技术领域[0001]本申请的实施例涉及制造半导体器件的方法和半导体器件。背景技术[0002]随着半导体工业发展到纳米技术工艺节点以追求更高的器件密度、更高的性能和更低的成本，来自制造和设计问题的挑战导致了三维设计的发展，诸如鳍式场效应晶体管(FinFET)和使用具有高k(介电常数)材料的金属栅极结构。金属栅极结构通常通过采用栅极替换技术制造，并且源极和漏极采用外延生长方法形成。在制造操作中，一种或多种平坦化操作(诸如化学机械抛光(CMP)工艺)用于平坦化由下层结构引起的介电层或导电层的形貌。发明内容[0003]根据本发明的实施例的一个方面，提供了一种制造半导体器件的方法，包括：在衬底上方形成栅极介电层；在栅极介电层上方形成牺牲层；图案化牺牲层以形成牺牲栅电极；通过部分地蚀刻牺牲栅电极在牺牲栅电极中形成多个开口；利用与牺牲栅电极的材料不同的填充材料填充多个开口；去除牺牲栅电极以形成栅极空间，从而在栅极空间中留下多个柱或壁；以及利用一种或多种导电材料填充栅极空间，从而形成金属栅电极。[0004]根据本发明的实施例的另一个方面，提供了一种制造半导体器件的方法，包括：在衬底上方形成栅极介电层；在栅极介电层上方形成牺牲层；图案化牺牲层以