一种实现低抖动的时钟产生电路.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN107094016A(43)申请公布日2017.08.25(21)申请号201710247106.5(22)申请日2017.04.17(71)申请人中国电子科技集团公司第五十四研究所地址050081河北省石家庄市中山西路589号第五十四所专用集成电路与应用软件专业部(72)发明人曲明许仕龙田素雷廖春连陈明辉杨格亮王旭东王湛翟越王鑫华范鹏飞(74)专利代理机构河北东尚律师事务所13124代理人王文庆(51)Int.Cl.H03L7/22(2006.01)H03B5/12(2006.01)权利要求书1页说明书4页附图2页(54)发明名称一种实现低抖动的时钟产生电路(57)摘要本发明公开了一种可实现低抖动的时钟产生电路，涉及一种微电路结构，尤其涉及一种电荷泵锁相式时钟产生电路。针对时钟发生器高速度低抖动的要求，本发明提出了一种新的电路架构：在传统单锁相环架构时钟发生器电路基础上增加一级锁相环电路。第一级锁相环采用片外高Q值的VCO，采用低带宽设计，将第一级的输出作为第二级的参考频率，这样就给第二级提供了一个低抖动的时钟源；第二级VCO采用LC型振荡器，进行高频输出，因此可以获得很好的远端性能，并可以进行高带宽调整，尽量去保留第一级的性能。本发明能够使时钟产生器拥有更好的噪声性能，对提高高频时钟的品质有重大意义，节约研发的投入，具有良好的应用前景。CN107094016ACN107094016A权利要求书1/1页1.一种实现低抖动的时钟产生电路，包括第一级锁相环(1)、片外振荡器(3)、分频电路(4)和整形缓冲器(5),其特征在于：还包括第二级锁相环(2)；所述的片外振荡器(3)用于产生振荡信号，将振荡信号输出至第一级锁相环(1)；第一级锁相环(1)用于将振荡信号进行分频，将分频后的振荡信号作为反馈参考频率反馈给第一级锁相环(1)；还用于将输入参考频率和反馈参考频率进行比较，产生稳定的振荡信号，将稳定的振荡信号输出至第二级锁相环模块(2)；第二级锁相环模块(2)用于将稳定的振荡信号进行分频，将分频后的振荡信号作为反馈参考频率反馈给第二级锁相环(2)；还用于将内部产生的振荡信号与反馈参考频率进行比较，产生进一步稳定的低抖动振荡信号，并输出至分频电路(4)；分频电路(4)用于将进一步稳定的低抖动振荡信号进行分频，将分频后的低抖动振荡信号输出至整形缓冲器(5)；整形缓冲器(5)用于将分频后的低抖动振荡信号进行整形，并分成八路输出。2.根据权利要求1所述的一种实现低抖动的时钟产生电路，其特征在于：所述的第一级锁相环(1)采用片外的振荡器，并采用调整低环路带宽的配置方法；第二级锁相环模块(2)中采用低噪声LC型压控振荡器，并采用调整高环路带宽的配置方法。3.根据权利要求2所述的一种实现低抖动的时钟产生电路，其特征在于：所述的低噪声LC型压控振荡器包括电感L、电容阵列Carry、电容Cc和Ct、电阻R、可变电容二极管D1和D2、NMOS管Mn1～Mn6、PMOS管Mp1～Mp4和精准电流源电路；Mn5、Mn6的漏极和Mp1、Mp2的源极分别与电源Vdd相连，Mn5的栅极、Mn5的源极、Mp1的漏极和Mp2的栅极连接于一点，称为X点；Mn6的栅极、Mn6的源极、Mp2的漏极和Mp1的栅极连接于一点，称为Y点；谐振电感L的一端接X点，另一端接Y点；电容阵列Carry的一端接X点，另一端接Y点；可变电容二极管D1一端接X点，另一端接D2的一端，D2的另一端接Y点；Mp3的栅极、Mp3的源极、Mn1的漏极和Mn2的栅极连接于X点；Mp4的栅极、Mp4的源极、Mn2的漏极和Mn1的栅极连接于Y点；Mn1的源极、Mn2的源极、Mp3的漏极和Mp4的漏极相连，称为S点；Mn3的漏极和Ct的一端连接于S点，Mn3的源极和Ct的另一端连接于地；电阻R的一端和电容Cc的一端连于Mn3的栅极，电容Cc的另一端接地，电阻R的另一端于接Mn4的栅极；Mn4的源极接地，Mn4的漏极接精准电流源电路。2CN107094016A说明书1/4页一种实现低抖动的时钟产生电路技术领域[0001]本发明属于集成电路领域的一种微电路结构，涉及一种实现低抖动的时钟产生电路。背景技术[0002]随着计算机性能和集成电路产业的发展,高性能的通信设备逐渐受到欢迎，因此对数据传输的速度和质量要求越来越高。高质量的时钟信号，能够为高速高质量数据传输系统提供必要的基本保障。尤其是在复杂恶劣外界环境下，时钟信号的传输将会受到各种干扰，从而影响通信系统的正常工作。抖动是衡量信号质量的一个重要指标，关系到数字电路时序的稳定性，和模拟电路数据采样的准确性。而低抖动的时钟产生电路能够为各应用系统提供高质量的时钟信号，当前社会对通信和数