一种时钟产生电路以及时钟校准方法.pdf

本发明提供一种时钟产生电路,用于SARADC;该电路包括:N个D触发器、N?1个负脉冲发生器、1个反相器、1个与门、第一可调延时单元、计数器和延迟控制单元;N个负脉冲发生器内均设置有第二可调延时单元;N个D触发器首尾相连构成移位寄存器;N个D触发器的数据输出端还分别连接N?1个负脉冲发生器的输入端以及1个反相器的输入端;负脉冲发生器的输出端以及反向相器的输出端连接与门的输入端,与门的输出端连接第一可调延时单元的输出入端;第一可调延时单元的输出端连接N个D触发器的时钟输入端;第一、第二可调延时单元分别用于调整时钟高电平与低电平的维持时间。该电路可以提供精确的时钟周期,不会对SARADC的功能产生影响。