一种稳定的片内时钟产生电路.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115955218A(43)申请公布日2023.04.11(21)申请号202211579695.4(22)申请日2022.12.09(71)申请人电子科技大学地址611731四川省成都市高新西区西源大道2006号(72)发明人李泽宏刘雨张一帆(74)专利代理机构成都点睛专利代理事务所(普通合伙)51232专利代理师孙一峰(51)Int.Cl.H03K3/023(2006.01)H03K3/011(2006.01)权利要求书2页说明书5页附图2页(54)发明名称一种稳定的片内时钟产生电路(57)摘要本发明属于集成电路技术领域，涉及一种稳定的片内时钟产生电路。本发明包括充放电电路、比较器和时序逻辑电路。所述充放电电路中使用四个开关共同控制充电电容C1的充电和放电，产生线性上升的三角波信号。所述充放电电路中补偿电容C2用于抵消电容翻转带来的负压突变，有效地稳定了充电节点VC处三角波的波形和频率。所述比较器将充电三角波信号VC与参考电压源VREF相比较，输出信号供给时序逻辑电路。所述时序逻辑电路与比较器的输出相连，用于产生第一时钟SW和第二时钟SW_B，且两者为非交叠时钟信号。本发明通过将电容C1上下极板调换充放电，结合补偿电容C2，可以实现电容上电荷的快速泄放，输出时钟频率稳定，电路结构简单、功耗较小。CN115955218ACN115955218A权利要求书1/2页1.一种稳定的片内时钟产生电路，其特征在于，所述一种稳定的片内时钟产生电路包括充放电电路(100)、比较器(200)和时序逻辑电路(300)，其中：所述充放电电路(100)接收所述时序逻辑电路(300)反馈的第一时钟SW和第二时钟SW_B，产生充电三角波信号VC；所述比较器(200)的反相端接充放电电路(100)输出的三角波信号VC，同相端接参考电压源VREF，输出比较信号VO给时序逻辑电路(300)；所述时序逻辑电路(300)接收比较器(200)输出信号VO，输出第一时钟SW和第二时钟SW_B，并反馈给充放电电路(100)。2.根据权利要求1所述的一种稳定的片内时钟产生电路，其特征在于，其所述充放电电路(100)包括参考电流源Iref、充电电容C1、第一开关S1、第二开关S2、第三开关S3、第四开关S4和补偿电容C2，其中：所述充电电容C1左极板与第一开关S1的第二端口和第三开关S3的第一端口相连，右极板与第二开关S2的第二端口和第四开关S4的第一端口相连；所述第一开关S1和第四开关S4受第一时钟SW控制，第二开关S2和第四开关S3受第二时钟SW_B控制，并根据时钟信号决定充电电容C1的极板为接地状态或充电状态；所述参考电流源Iref通过对电容线性充电，输出稳定的三角波信号VC。3.根据权利要求1或2所述的一种稳定的片内时钟产生电路，其特征在于，所述的时序逻辑电路包括D触发器(301)、第一反相器(302)、第二反相器(303)、第一与门(304)、第二与门(305)、第三反相器(306)、第四反相器(307)、第五反相器(308)、第六反相器(309)，其中：所述第一反相器(302)接比较器(200)的输出VO，输出接D触发器(301)；所述D触发器(301)的D端和端相连，Q端与第二反相器(303)和第一与门(304)相连；所述第二反相器(303)的输出和第二与门(305)输入相连；所述第一与门(304)的第一输出与D触发器(301)的输出Q相连，第二输入与第四反相器(307)的输出相连，第一与门(304)的输出接第三反相器(306)的输入；所述第二与门(305)的第一输入与第二反相器(303)的输出相连，第二输入与第三反相器(306)的输出相连，第二与门(305)的输出与第四反相器(307)的输入相连；所述第五反相器(308)的输入接第三反相器(306)的输出，输出第一时钟SW与第一开关S1(101)和第四开关S4(104)的控制端相连；所述第六反相器(309)的输入接第四反相器(307)的输出，输出第二时钟SW_B与第二开关S2(102)和第三开关S3(103)的控制端相连。4.根据权利要求1或2所述的一种稳定的片内时钟产生电路，其特征在于，所述第一开关S1包括NM1、PM1_A和PM1_B，其中PM1_A和PM1_B的宽长比为NM1的1/2，且源极和漏极短接，可以消除电荷注入和时钟馈通引起的不良影响，所述第二开关S2、第三开关S3、第四开关S4结构与第一开关S1相同。5.根据权利要求1或2所述的一种稳定的片内时钟产生电路，其特征在于，所述补偿电容C2上端接参考电流源Iref充电节点，下端接地，可以抑制充电电容C1翻转时造成的负压突变，使三角波信号VC稳定。6.根据权利要求1或2所述的一种稳定的