预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共23页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113972902A(43)申请公布日2022.01.25(21)申请号202010718719.4(22)申请日2020.07.23(71)申请人京东方科技集团股份有限公司地址100015北京市朝阳区酒仙桥路10号(72)发明人齐爱想魏祥野白一鸣冯洁王帅赵可宁(74)专利代理机构北京三高永信知识产权代理有限责任公司11138代理人杨广宇(51)Int.Cl.H03K3/02(2006.01)H03L7/18(2006.01)权利要求书3页说明书12页附图7页(54)发明名称时钟信号产生电路、时钟信号产生方法及电子设备(57)摘要本申请提供了一种时钟信号产生电路、时钟信号产生方法及电子设备,属于通信技术领域。由于该时钟信号产生电路中,是由控制字生成电路、初始时钟生成电路和展频时钟生成电路等数字电路,先基于展频参数生成频率控制字,再基于频率控制字生成目标占空比的初始时钟信号,最后再基于该初始时钟信号的目标占空比和频率控制字进行展频处理得到展频时钟信号,即整个展频过程由数字电路执行,因此无需控制包括该时钟信号产生电路的电子设备停止工作,即不影响电子设备正常运转。且该时钟信号产生电路可以实现对各类影响展频结果的展频参数(如,展频深度)的实时调节,展频灵活性较高。CN113972902ACN113972902A权利要求书1/3页1.一种时钟信号产生电路,其特征在于,所述时钟信号产生电路包括:控制字生成电路、初始时钟生成电路和展频时钟生成电路;所述控制字生成电路分别与所述初始时钟生成电路和所述展频时钟生成电路连接,所述控制字生成电路用于基于展频参数生成第一频率控制字、第二频率控制字和第三频率控制字,将所述第一频率控制字和所述第二频率控制字输出至所述初始时钟生成电路,并将所述第三频率控制字输出至所述展频时钟生成电路;所述初始时钟生成电路还与所述展频时钟生成电路连接,所述初始时钟生成电路用于根据所述第一频率控制字和所述第二频率控制字生成目标占空比的初始时钟信号,并将所述初始时钟信号输出至所述展频时钟生成电路;所述展频时钟生成电路用于根据所述初始时钟信号的目标占空比和所述第三频率控制字对所述初始时钟信号进行展频处理,得到展频时钟信号。2.根据权利要求1所述的时钟信号产生电路,其特征在于,所述展频时钟生成电路包括:电压转换子电路、第一基准时钟生成子电路和展频时钟生成子电路;所述电压转换子电路分别与所述初始时钟生成电路和所述第一基准时钟生成子电路连接,所述电压转换子电路用于根据所述初始时钟信号的目标占空比将初始电压转换为目标电压,并为所述第一基准时钟生成子电路提供所述目标电压;所述第一基准时钟生成子电路还与所述展频时钟生成子电路连接,所述第一基准时钟生成子电路用于在所述目标电压的驱动下,生成多个第一基准时钟信号,并将所述多个第一基准时钟信号输出至所述展频时钟生成子电路,其中,任意两个相邻的所述第一基准时钟信号之间的相位差相同;所述展频时钟生成子电路还与所述控制字生成电路连接,所述展频时钟生成子电路用于根据所述第三频率控制字和所述多个第一基准时钟信号对所述初始时钟信号进行展频处理,得到展频时钟信号。3.根据权利要求2所述的时钟信号产生电路,其特征在于,所述第一基准时钟生成子电路包括:第一环路振荡器。4.根据权利要求2所述的时钟信号产生电路,其特征在于,所述展频时钟生成子电路包括:第一输入单元、第一选择单元和第一输出单元;所述第一输入单元分别与所述控制字生成电路和所述第一选择单元连接,所述第一输入单元用于根据所述第三频率控制字向所述第一选择单元输出第一选择控制信号;所述第一选择单元还分别与所述第一基准时钟生成子电路和所述第一输出单元连接,所述第一选择单元用于响应于所述第一选择控制信号从所述多个第一基准时钟信号中选择一个第一备选时钟信号,并将所述第一备选时钟信号输出至所述第一输出单元;所述第一输出单元用于根据所述第一备选时钟信号对所述初始时钟信号进行展频处理,得到展频时钟信号。5.根据权利要求2所述的时钟信号产生电路,其特征在于,所述时钟信号产生电路还包括:电源;所述电源与所述电压转换子电路连接,所述电源用于为所述电压转换子电路提供所述初始电压。6.根据权利要求1至5任一所述的时钟信号产生电路,其特征在于,所述初始时钟生成2CN113972902A权利要求书2/3页电路包括:第二基准时钟生成子电路和初始时钟生成子电路;所述第二基准时钟生成子电路与所述初始时钟生成子电路连接,所述第二基准时钟生成子电路用于在基准电压的驱动下,生成多个第二基准时钟信号,并将所述多个第二基准时钟信号输出至所述初始时钟生成子电路,其中,任意两个相邻的所述第二基准时钟信号之间的相位差相同;所述初始时钟生