一种屏蔽栅沟槽MOSFET制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113745337A(43)申请公布日2021.12.03(21)申请号202110811506.0(22)申请日2021.07.19(71)申请人四川遂宁市利普芯微电子有限公司地址629000四川省遂宁市经济技术开发区飞龙路66号(72)发明人孙健其他发明人请求不公开姓名(51)Int.Cl.H01L29/78(2006.01)H01L29/423(2006.01)H01L29/06(2006.01)H01L21/336(2006.01)权利要求书2页说明书7页附图7页(54)发明名称一种屏蔽栅沟槽MOSFET制造方法(57)摘要本申请涉及一种屏蔽栅沟槽MOSFET制造方法，在外延层的沟槽侧壁生长屏蔽栅氧化层，然后填充屏蔽栅多晶硅，将屏蔽栅多晶硅回刻至第一目标深度；淀积目标厚度T的氮化硅层，以形成隔离屏蔽栅多晶硅和器件栅极的介质隔离层，氮化硅层回刻至外延层表面处；刻蚀屏蔽栅氧化层至第二目标深度，蚀刻氮化硅层至第一目标厚度K，使得氮化硅层上表面伸出屏蔽栅氧化层表面；生长栅氧化层，淀积栅极多晶硅，蚀刻栅极多晶硅至第三目标深度，以形成屏蔽栅沟槽MOSFET，本申请具有结构稳定、生产效率高、成本低等优点。CN113745337ACN113745337A权利要求书1/2页1.一种屏蔽栅沟槽MOSFET制造方法，其特征在于，包括：在外延层的沟槽侧壁生长屏蔽栅氧化层，然后填充屏蔽栅多晶硅，将所述屏蔽栅多晶硅回刻至第一目标深度；淀积目标厚度T的氮化硅层，以形成隔离屏蔽栅多晶硅和器件栅极的介质隔离层，所述氮化硅层回刻至外延层表面处；刻蚀所述屏蔽栅氧化层至第二目标深度，蚀刻所述氮化硅层至第一目标厚度K；生长栅氧化层，淀积栅极多晶硅，蚀刻所述栅极多晶硅至第三目标深度，以形成所述屏蔽栅沟槽MOSFET。2.根据权利要求1所述的一种屏蔽栅沟槽MOSFET制造方法，其特征在于，还包括一个所述沟槽的加工方法，其步骤为：在硅衬底上生长外延层，在外延层表面淀积沟槽刻蚀的硬掩模层，所述硬掩模层采用单层膜层结构；加工出所述沟槽，然后通过湿法刻蚀刻掉硬掩模层。3.根据权利要求1所述的一种屏蔽栅沟槽MOSFET制造方法，其特征在于，所述沟槽通过光刻或蚀刻工艺加工形成。4.根据权利要求1所述的一种屏蔽栅沟槽MOSFET制造方法，其特征在于，所述第一目标深度、第二目标深度、第三目标深度以外延层表面开始计算；其中，第一目标深度为0.8～1.8um，第二目标深度为0.5um～1.5um，第三目标深度为0A～3000A。5.根据权利要求4所述的一种屏蔽栅沟槽MOSFET制造方法，其特征在于，所述氮化硅层的目标厚度T为2000A～5000A。6.根据权利要求5所述的一种屏蔽栅沟槽MOSFET制造方法，其特征在于，所述第一目标厚度K为2000A～5000A。7.根据权利要求1‑6任一项所述的一种屏蔽栅沟槽MOSFET制造方法，其特征在于，所述第一目标深度、第二目标深度、第三目标深度以及第一目标厚度K均采用干法刻蚀或者湿法刻蚀得到。8.根据权利要求7所述的一种屏蔽栅沟槽MOSFET制造方法，其特征在于，所述目标厚度T的氮化硅层采用化学气相淀积形成。9.根据权利要求1所述的一种屏蔽栅沟槽MOSFET制造方法，其特征在于，蚀刻所述氮化硅层至第一目标厚度K之前，在所述沟槽侧壁生长保护氧化层，蚀刻所述氮化硅层至第一目标厚度K后蚀刻掉保护氧化层。10.根据权利要求1所述的一种屏蔽栅沟槽MOSFET制造方法，其特征在于，所述以形成所述屏蔽栅沟槽MOSFET包括：正面离子注入P型掺杂物，以形成P型本体区；正面离子注入N型掺杂物，以形成源极；隔离介质层淀积、接触孔刻蚀、源极金属层淀积回刻、钝化层淀积、漏极金属层淀积；或；正面离子注入N型掺杂物，以形成N型本体区；正面离子注入P型掺杂物，以形成源极；2CN113745337A权利要求书2/2页隔离介质层淀积、接触孔刻蚀、源极金属层淀积回刻、钝化层淀积、漏极金属层淀积。3CN113745337A说明书1/7页一种屏蔽栅沟槽MOSFET制造方法技术领域[0001]本申请涉及屏蔽栅沟槽MOSFET制造领域，具体涉及一种屏蔽栅沟槽MOSFET制造方法。背景技术[0002]屏蔽栅沟槽MOSFET是目前最先进的功率MOSFET器件技术，具有比传统沟槽MOSFET更低的导通电阻、更快的开关速度等优点。在系统应用中拥有更低的导通损耗和更低的开关损耗，系统拥有更高的转换和传输效率。图1为屏蔽栅沟槽MOSFET元胞结构示意图；为了得到以上优点，如图1所示，屏蔽栅沟槽MOSFET引入屏蔽栅结构，屏蔽栅多晶硅110与器件栅极通过绝缘介质层隔离。屏蔽栅多晶硅110与器件栅极隔离工艺是屏蔽栅沟槽MOS