一种屏蔽栅沟槽MOSFET及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN114744034A(43)申请公布日2022.07.12(21)申请号202210472170.4(22)申请日2022.04.29(71)申请人扬杰科技（无锡）有限公司地址214063江苏省无锡市滨湖区建筑西路777号A3幢10层1007(72)发明人刘挺张振宇赵群张博王毅(74)专利代理机构北京国科程知识产权代理事务所(普通合伙)11862专利代理师曹晓斐(51)Int.Cl.H01L29/423(2006.01)H01L29/417(2006.01)H01L29/49(2006.01)H01L29/78(2006.01)H01L21/336(2006.01)权利要求书1页说明书6页附图12页(54)发明名称一种屏蔽栅沟槽MOSFET及其制造方法(57)摘要本申请公开了一种屏蔽栅沟槽MOSFET及其制造方法，属于集成电路领域。该屏蔽栅沟槽MOSFET主要包括：衬底片；外延层，其生长在衬底片上；硬掩膜，其通过在外延层上淀积氧化硅形成，并在形成深沟槽后移除；深沟槽，其利用沟槽掩膜版在硬掩膜上刻蚀外延层得到；场介质层，其生长在深沟槽的表面且与述源极多晶硅的表面平齐；源极多晶硅，其填充在深沟槽内的场介质层上；栅极沟槽，其利用有源区掩膜版在场介质层表面刻蚀场介质层得到；栅极氧化硅，其通过在栅极沟槽表面氧化形成；栅极多晶硅，其在栅极沟槽的栅极氧化硅上淀积。本申请通过在栅源极之间保留较厚的场介质层做隔离，能够降低栅源漏电情况，降低器件寄生电容，进一步改善器件的参数性能。CN114744034ACN114744034A权利要求书1/1页1.一种屏蔽栅沟槽MOSFET，其特征在于，包括：衬底片；外延层，其生长在所述衬底片上；硬掩膜，其通过在所述外延层上淀积氧化硅形成，并在形成深沟槽后移除；深沟槽，其利用沟槽掩膜版在所述硬掩膜上刻蚀所述外延层得到；场介质层，其生长在所述深沟槽的表面且与所述述源极多晶硅的表面平齐；源极多晶硅，其填充在所述深沟槽内的所述场介质层上；栅极沟槽，其利用有源区掩膜版在所述场介质层表面刻蚀所述场介质层得到；栅极氧化硅，其通过在所述栅极沟槽表面氧化形成；栅极多晶硅，其在所述栅极沟槽的所述栅极氧化硅上淀积。2.根据权利要求1所述的屏蔽栅沟槽MOSFET，其特征在于，所述外延层的厚度范围为7um至20um。3.根据权利要求1所述的屏蔽栅沟槽MOSFET，其特征在于，所述深沟槽的深度不大于所述外延层的厚度。4.根据权利要求1‑3任一所述的屏蔽栅沟槽MOSFET，其特征在于，所述深沟槽的深度范围为5um至19um。5.根据权利要求1所述的屏蔽栅沟槽MOSFET，其特征在于，所述场介质层的淀积厚度范围为0.8um至2um。6.根据权利要求1所述的屏蔽栅沟槽MOSFET，其特征在于，所述深沟槽的侧壁与所述栅极沟槽之间的距离范围为0.05um至0.1um。7.根据权利要求1所述的屏蔽栅沟槽MOSFET，其特征在于，所述栅极沟槽与所述源极多晶硅侧壁之间的距离不小于0.3um。8.根据权利要求1所述的屏蔽栅沟槽MOSFET，其特征在于，还包括：通过将淀积的所述栅极多晶硅进行回刻，直至所述栅极多晶硅表面与所述外延层表面之间的相差范围为0.01um至0.15um时得到栅极。9.一种屏蔽栅沟槽MOSFET制造方法，其特征在于，包括：在衬底片上生长一层外延层，在所述外延层上淀积氧化硅形成硬掩膜；利用沟槽掩膜版在所述硬掩膜上定义出沟槽区，在所述沟槽区刻蚀得到深沟槽，并移除所述硬掩膜；在所述深沟槽的表面及所述外延层的表面上生长形成场介质层，并在所述深沟槽内的所述场介质层上填充源极多晶硅；移除表面部分的所述场介质层，直至所述场介质层表面与所述源极多晶硅的表面平齐；利用有源区掩膜版在所述场介质层表面定义出栅极沟槽区并进行刻蚀，得到栅极沟槽；在所述栅极沟槽表面氧化形成栅极氧化硅，并在所述栅极沟槽的所述栅极氧化硅上淀积栅极多晶硅并形成栅极，进而最终形成结构完整的MOSFET。10.根据权利要求9所述的屏蔽栅沟槽MOSFET制造方法，其特征在于，所述深沟槽的深度不大于所述外延层的厚度。2CN114744034A说明书1/6页一种屏蔽栅沟槽MOSFET及其制造方法技术领域[0001]本申请涉及集成电路技术领域，特别涉及一种屏蔽栅沟槽MOSFET及其制造方法。背景技术[0002]现有技术的MOSFET制造工艺是先在外延层上淀积一层氧化硅作为硬掩膜，然后通过光刻和刻蚀工艺做出深沟槽，深沟槽内生长一层厚氧化膜，填充多晶硅，去除表面多晶硅形成源极，湿法腐蚀厚氧化膜形成小沟槽，生长栅极氧化膜，填充多晶硅并刻蚀形成栅极，然后再进行体区注入及推阱、源极注入及退火、层间介质淀积等后续工艺，最终形成结构完整的MOSF