存储结构及其制作方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN108447869A(43)申请公布日2018.08.24(21)申请号201810209625.7H01L27/11568(2017.01)(22)申请日2018.03.14(71)申请人武汉新芯集成电路制造有限公司地址430205湖北省武汉市东湖开发区高新四路18号(72)发明人何佳霍宗亮夏志良隋翔宇陆智勇龚睿洪培真刘藩东吴娴(74)专利代理机构上海思微知识产权代理事务所(普通合伙)31237代理人屈蘅李时云(51)Int.Cl.H01L27/11578(2017.01)H01L27/11551(2017.01)H01L27/11521(2017.01)权利要求书2页说明书5页附图6页(54)发明名称存储结构及其制作方法(57)摘要本发明公开了一种存储结构及其制作方法，所述制作方法包括：提供一形成有沟槽的半导体结构；形成一多层薄膜层，所述多层薄膜层包括在所述半导体结构的顶部、所述沟槽的侧壁和底部的表面形成的第一介质层、覆盖所述第一介质层的电子储存层、以及覆盖所述电子储存层的第二介质层；刻蚀部分所述多层薄膜层，保留所述沟槽侧壁的多层薄膜层，并至少暴露出部分所述沟槽底部的所述电子储存层；去除所述沟槽底部的所述电子储存层。本发明通过去除所述沟槽底部的所述电子储存层，可以防止在所述沟槽底部的所述电子储存层中出现电子储存的现象，提高存储结构的性能。CN108447869ACN108447869A权利要求书1/2页1.一种存储结构的制作方法，其特征在于，包括：提供一形成有沟槽的半导体结构；形成一多层薄膜层，所述多层薄膜层包括在所述半导体结构的顶部、所述沟槽的侧壁和底部的表面形成的第一介质层、覆盖所述第一介质层的电子储存层、以及覆盖所述电子储存层的第二介质层；刻蚀部分所述多层薄膜层，保留所述沟槽侧壁的多层薄膜层，并至少暴露出部分所述沟槽底部的所述电子储存层；去除所述沟槽底部的所述电子储存层。2.如权利要求1所述的存储结构的制作方法，其特征在于，在刻蚀部分所述多层薄膜层的步骤中，刻蚀所述沟槽底部的第二介质层，并贯穿所述电子储存层和第一介质层，以暴露出部分所述电子储存层。3.如权利要求1或2所述的存储结构的制作方法，其特征在于，所述电子储存层为氮化硅层。4.如权利要求3所述的存储结构的制作方法，其特征在于，通过湿法刻蚀去除所述沟槽底部的所述氮化硅层。5.如权利要求4所述的存储结构的制作方法，其特征在于，在所述湿法刻蚀中采用磷酸作为所述氮化硅层的蚀刻液。6.如权利要求1所述的存储结构的制作方法，其特征在于，形成有沟槽的半导体结构的步骤包括：提供一基底；在所述基底的上表面形成交叠层；部分刻蚀所述交叠层和基底，在所述交叠层和基底中形成一开口；采用选择性外延生长在所述开口的底部表面形成一硅外延层，以形成有沟槽的半导体结构。7.如权利要求6所述的存储结构的制作方法，其特征在于，所述交叠层包括自下至上依次沉积多层交错堆叠的隔离层和牺牲层。8.如权利要求7所述的存储结构的制作方法，其特征在于，所述隔离层的材料为氧化硅，所述牺牲层的材料为氮化硅。9.如权利要求6所述的存储结构的制作方法，其特征在于，在形成所述开口之前，还包括在所述交叠层上形成一硬掩膜层。10.如权利要求9所述的存储结构的制作方法，其特征在于，去除所述沟槽底部的所述电子储存层时，还包括去除部分所述硬掩膜层。11.如权利要求1所述的存储结构的制作方法，其特征在于，所述多层薄膜层还包括覆盖所述第二介质层的第一多晶硅层。12.如权利要求1所述的存储结构的制作方法，其特征在于，所述第一介质层和第二介质层均为二氧化硅层。13.如权利要求1所述的存储结构的制作方法，其特征在于，去除所述沟槽底部的所述电子储存层之后，还包括：在所述沟槽的底部沉积第二多晶硅层，所述第二多晶硅层填充满去除的所述沟槽底部2CN108447869A权利要求书2/2页的所述电子储存层的位置；在所述第二多晶硅层上沉积第三介质层，所述第三介质层未填充满所述沟槽；再沉积第三多晶硅层，所述第三多晶硅层填充满所述沟槽并覆盖所述半导体结构的上表面。3CN108447869A说明书1/5页存储结构及其制作方法技术领域[0001]本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种存储结构及其制作方法。背景技术[0002]随着半导体技术的不断发展，目前已经逐步从简单的平面结构过渡到较为复杂的三维结构，尤其是目前三维存储结构的技术研发已经成为国际上研发的一个主流。[0003]目前在形成三维存储结构过程中，在形成相应的接触孔结构时，请参阅图1，为现有技术中，在形成的接触孔结构过程中的剖面示意图，该结构的形成方法包括：提供一基底10；在基底10上依次沉积氧化物层11、第一二