半导体元件的精细岛状图案形成方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN109427556A(43)申请公布日2019.03.05(21)申请号201711460589.3(22)申请日2017.12.28(30)优先权数据15/695,0272017.09.05US(71)申请人南亚科技股份有限公司地址中国台湾新北市泰山区南林路98号(72)发明人施信益施江林林智清(74)专利代理机构北京中誉威圣知识产权代理有限公司11279代理人席勇周勇(51)Int.Cl.H01L21/027(2006.01)权利要求书2页说明书6页附图7页(54)发明名称半导体元件的精细岛状图案形成方法(57)摘要本发明公开了一种半导体元件的精细岛状图案形成方法，其包含：在基板上的硬遮罩层上形成第一遮罩柱；形成上缓冲遮罩层至硬遮罩层上以覆盖第一遮罩柱；对上缓冲遮罩层图案化岛状物；分离每个岛状物为次岛状物；蚀刻上缓冲遮罩层以在硬遮罩层上形成第二遮罩柱；蚀刻硬遮罩层由第一遮罩柱与第二遮罩柱所暴露的暴露部位，直到基板的部位被蚀刻；以及移除第一遮罩柱、第二遮罩柱以及硬遮罩层的残留部位。因此，本发明的半导体元件的精细岛状图案形成方法能够有效地形成线宽或直径小于微影工艺最小解析度的精细岛状图案。CN109427556ACN109427556A权利要求书1/2页1.一种半导体元件的精细岛状图案形成方法，其特征在于，包含：在基板上的硬遮罩层上形成多个第一遮罩柱；形成上缓冲遮罩层至所述硬遮罩层上方以覆盖所述多个第一遮罩柱；对所述上缓冲遮罩层图案化多个岛状物；分离每个所述岛状物为多个次岛状物；蚀刻所述上缓冲遮罩层以在所述硬遮罩层上形成多个第二遮罩柱；蚀刻所述硬遮罩层由所述多个第一遮罩柱与所述多个第二遮罩柱所暴露的暴露部位，直到所述基板的部位被蚀刻；以及移除所述多个第一遮罩柱、所述多个第二遮罩柱以及所述硬遮罩层的残留部位。2.如权利要求1所述的半导体元件的精细岛状图案形成方法，其特征在于，所述多个岛状物位于所述硬遮罩层上的垂直投影是位于所述多个第一遮罩柱之间。3.如权利要求1所述的半导体元件的精细岛状图案形成方法，其特征在于，所述形成所述多个第一遮罩柱包含：基于阵列形成所述多个第一遮罩柱，其中所述阵列是由第一维度以及第二维度所组成。4.如权利要求3所述的半导体元件的精细岛状图案形成方法，其特征在于，所述形成所述多个第一遮罩柱包含：基于所述阵列等距形成所述多个第一遮罩柱。5.如权利要求4所述的半导体元件的精细岛状图案形成方法，其特征在于，所述图案化所述多个岛状物包含：基于阵列图案化所述多个岛状物，其中所述阵列是由所述第一维度以及第三维度所组成，其中所述多个岛状物位于所述硬遮罩层上的垂直投影以及所述多个第一遮罩柱是沿所述第一维度以及所述第三维度排列。6.如权利要求5所述的半导体元件的精细岛状图案形成方法，其特征在于，位于所述第一维度以及所述第二维度之间的夹角为60度，且位于所述第一维度以及所述第三维度之间的夹角为90度。7.如权利要求5所述的半导体元件的精细岛状图案形成方法，其特征在于，所述分离所述多个岛状物包含：使每个所述岛状物的所述多个次岛状物沿所述第三维度排列。8.如权利要求5所述的半导体元件的精细岛状图案形成方法，其特征在于，所述多个第一遮罩柱中沿着所述第三维度排列的两相邻者之间的距离，是大于所述多个第一遮罩柱中沿着所述第一维度排列的两相邻者之间的距离。9.如权利要求1所述的半导体元件的精细岛状图案形成方法，其特征在于，所述形成所述多个第一遮罩柱包含：在所述硬遮罩层之上形成下缓冲遮罩层；在所述下缓冲遮罩层形成多个贯穿孔；填充遮罩材料至所述多个贯穿孔以形成所述多个第一遮罩柱；以及移除所述下缓冲遮罩层。10.如权利要求9所述的半导体元件的精细岛状图案形成方法，其特征在于，进一步包2CN109427556A权利要求书2/2页含：在所述填充之前，在所述多个贯穿孔的内壁形成间隔物。11.如权利要求10所述的半导体元件的精细岛状图案形成方法，其特征在于，进一步包含：在所述蚀刻所述上遮罩层之后以及所述蚀刻所述硬遮罩层的所述暴露部位之前，移除所述多个间隔物。12.如权利要求10所述的半导体元件的精细岛状图案形成方法，其特征在于，所述形成所述多个间隔物包含：在所述下缓冲遮罩层的顶表面、所述多个贯穿孔的所述多个内壁上以及所述硬遮罩层的顶表面形成第一间隔层；以及移除所述第一间隔层位于所述下缓冲遮罩层的所述顶表面上以及位于所述硬遮罩层的所述顶表面上的部位，并且保留所述第一间隔层位于所述多个贯穿孔的所述多个内壁上的部位。13.如权利要求10所述的半导体元件的精细岛状图案形成方法，其特征在于，进一步包含：在所述形成所述上缓冲遮罩层之前，先在所述硬遮罩层上形成第二间隔层以覆盖所述多个第一遮罩