使用半双向图案化和岛形成半导体器件的方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN108074808A(43)申请公布日2018.05.25(21)申请号201710996899.0(22)申请日2017.10.20(30)优先权数据15/3521392016.11.15US(71)申请人格芯公司地址开曼群岛大开曼岛(72)发明人荻野敦史(74)专利代理机构北京市中咨律师事务所11247代理人李峥于静(51)Int.Cl.H01L21/311(2006.01)H01L21/3213(2006.01)权利要求书2页说明书8页附图14页(54)发明名称使用半双向图案化和岛形成半导体器件的方法(57)摘要本发明涉及一种使用半双向图案化和岛形成半导体器件的方法。提供了使用半双向图案化制造集成电路器件的器件和方法。一种方法例如包括：获得具有电介质层、第一硬掩模层、第二硬掩模层、第三硬掩模层和光刻叠层的中间半导体器件；图案化第一组线；在第一组线之间图案化第二组线；蚀刻以限定第一和第二组线的组合；沉积第二光刻叠层；图案化岛的组；蚀刻以限定该组的岛，留下OPL；在OPL上沉积间隔物；蚀刻间隔物，留下垂直间隔物的组；以及使用第三硬掩模层和该组的垂直间隔物作为掩模蚀刻第二硬掩模层。CN108074808ACN108074808A权利要求书1/2页1.一种方法，包括：获得具有电介质层、第一硬掩模层、第二硬掩模层、第三硬掩模层和光刻叠层的中间半导体器件；沿第一方向图案化第一组线；在所述第一组线之间沿所述第一方向图案化第二组线；蚀刻所述光刻叠层以限定所述第三硬掩模层中的所述第一和第二组线的组合；在所述第二硬掩模层和所述第三硬掩模层上沉积第二光刻叠层；图案化岛的组；蚀刻限定所述第三硬掩模层中的所述组的岛的所述第二光刻叠层，在所述组的岛未被蚀刻的位置在所述第三硬掩模层上方留下OPL；在所述OPL和所述组的岛中的所述第二硬掩模层之上沉积间隔物；蚀刻所述间隔物，留下加衬所述组的岛的垂直间隔物的组；去除所述OPL；以及使用所述第三硬掩模层和所述组的垂直间隔物作为掩模蚀刻所述第二硬掩模层。2.根据权利要求1所述的方法，其中所述第一和第二线中的每个相邻的线相距约26nm。3.根据权利要求2所述的方法，其中所述组的岛包括在垂直于所述第一和第二组线的第二方向上的线段的组。4.根据权利要求3所述的方法，其中所述第一和所述第二组线为约30nm宽。5.根据权利要求4所述的方法，其中所述组的岛中的每个相邻的线段连接所述第一和第二组线中的两个相邻的线。6.根据权利要求5所述的方法，其中在所述OPL和所述第二硬掩模层之上的所述间隔物填充所述组的岛。7.根据权利要求2所述的方法，其中所述组的岛包括块状蚀刻的组。8.根据权利要求7所述的方法，其中所述第一和第二组线为约30nm宽，所述组的岛在第一方向上相距约38nm，在第二方向上相距约73nm。9.根据权利要求8所述的方法，其中在蚀刻之后，沉积在所述OPL之上的所述间隔物加衬所述组的岛，使不具有所述间隔物的所述组的岛为约22nm宽以及55nm长。10.根据权利要求9所述的方法，其中在所述第二硬掩模层的蚀刻之后，所述组的岛限定每隔一组地连接邻近的所述第一和第二线的网格图案。11.根据权利要求1所述的方法，其中所述间隔物包括氧化物掩模。12.根据权利要求11所述的方法，其中所述氧化物掩模包括SiO2。13.根据权利要求12所述的方法，其中所述沉积包括原子层沉积。14.根据权利要求1所述的方法，其中所述第二硬掩模层包括TiN。15.一种中间半导体器件，包括：电介质层；第一硬掩模层；氮化物线的组，所述氮化物线为沿第一方向且周期性设置并为约15nm到约35nm宽；以及连接氮化物线的组，所述连接氮化物线为沿第二方向，其中所述组的连接氮化物线的2CN108074808A权利要求书2/2页宽度小于所述组的氮化物线的宽度。16.根据权利要求15所述的器件，其中所述组的连接氮化物线连接沿所述第一方向的邻近的氮化物线。17.根据权利要求16所述的器件，其中所述连接氮化物线被分散，而不具有确切的图案。18.根据权利要求15所述的器件，其中所述组的连接氮化物线每隔一组地连接沿所述第一方向的邻近的氮化物线。19.根据权利要求18所述的器件，其中所述连接氮化物线在所述第一方向上相距约73nm。20.根据权利要求19所述的器件，其中所述连接氮化物线形成网格图案。3CN108074808A说明书1/8页使用半双向图案化和岛形成半导体器件的方法技术领域[0001]本发明涉及制造半导体器件的方法，更具体地，涉及使用具有临界间隔控制的半双向图案化的方法。背景技术[0002]对于节点(尤其是在7nm节点)的64纳米(nm)及以下的栅距(pitch)，节点的自对准双重图案化(SADP