半导体结构及形成元件的方法.pdf

(19)中华人民共和国国家知识产权局*CN102332434A*(12)发明专利申请(10)申请公布号CN102332434A(43)申请公布日2012.01.25(21)申请号201010559561.7(22)申请日2010.11.23(30)优先权数据12/835,4582010.07.13US(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹市(72)发明人沈政宏郭庭豪郭正铮陈承先庄曜群(74)专利代理机构隆天国际知识产权代理有限公司72003代理人姜燕陈晨(51)Int.Cl.H01L23/00(2006.01)H01L23/488(2006.01)H01L21/60(2006.01)权利要求书1页说明书6页附图8页(54)发明名称半导体结构及形成元件的方法(57)摘要本发明公开了一种半导体结构及形成元件的方法。本发明提供用于半导体元件的基底支撑架，在第一基底上形成有源支柱与伪支柱，使得伪支柱的高度大于有源支柱的高度，当第一基底接合至第二基底时，使用伪支柱作为支撑架可产生较佳的均匀性。在一实施例中，借由图案化掩模的形成，可同时形成伪支柱与有源支柱，图案化掩模中用于伪支柱的开口的宽度小于有源支柱。当使用类似电镀的工艺形成伪支柱与有源支柱时，因为图案化掩模中伪支柱开口的宽度较小，使得伪支柱的高度大于有源支柱。本发明不会发生沿着支柱结构侧边的焊锡润湿现象。CN10234ACCNN110233243402332447A权利要求书1/1页1.一种半导体结构，包括：一第一基底；一有源支柱，设置在该第一基底上，该有源支柱具有一第一宽度与一第一高度；以及一伪支柱，设置在该第一基底上，该伪支柱具有一第二宽度与一第二高度，其中该第二宽度小于该第一宽度，该第二高度大于该第一高度。2.如权利要求1所述的半导体结构，其中该第二宽度与该第一宽度的比值大于或等于0.2，且小于或等于0.9。3.如权利要求1所述的半导体结构，其中沿着平行于该第一基底的一平面，该伪支柱的一剖面为圆形。4.如权利要求1所述的半导体结构，其中沿着平行于该第一基底的一平面，该伪支柱的一剖面具有多个直线边缘。5.如权利要求1所述的半导体结构，其中沿着平行于该第一基底的一平面，该伪支柱的一剖面包括一第一部分，具有一第一纵轴，以及一第二部分，具有一第二纵轴，其中该第一纵轴与该第二纵轴相交。6.如权利要求1所述的半导体结构，还包括一第二基底附着至该第一基底，该第二基底具有一阻焊膜，且该伪支柱延伸至该阻焊膜的一开口中。7.如权利要求1所述的半导体结构，还包括一第二基底附着至该第一基底，该第二基底具有一阻焊膜，且该伪支柱接触该阻焊膜的一上表面。8.一种形成元件的方法，包括：提供一第一基底，具有一个或多个电性接点；形成一图案化掩模在该第一基底之上，该图案化掩模具有多个伪支柱开口与多个有源支柱开口；在所述多个伪支柱开口内形成多个伪支柱，并且在所述多个有源支柱开口内形成多个有源支柱，所述多个伪支柱的一宽度小于所述多个有源支柱的一宽度；以及移除该图案化掩模。9.如权利要求8所述的形成元件的方法，其中至少一些伪支柱设置在该第一基底的角落，或沿着该第一基底的相邻角落之间的边缘设置。10.如权利要求8所述的形成元件的方法，还包括将该第一基底附着至一第二基底，其中该第二基底具有一阻焊膜形成于其上，且所述多个伪支柱接触该阻焊膜的一上表面或延伸至该阻焊膜内的个别开口中。2CCNN110233243402332447A说明书1/6页半导体结构及形成元件的方法技术领域[0001]本发明涉及半导体元件及形成元件的方法，尤其涉及将两个或多个基底接合在一起所使用的支撑架。背景技术[0002]在过去数十年中，电子与半导体的封装技术上有许多转变，其影响整个半导体工业。表面粘着技术(surfacemounttechnology；SMT)与球栅阵列(ballgridarray；BGA)封装通常是各种集成电路(IC)元件的高量产组件(high-throughputassembly)的重要步骤，同时可允许印刷电路板上的垫片间距(padpitch)降低。传统上封装的集成电路结构基本上是借由在芯片上的金属垫与散布在模塑树脂封装体的电极之间的细微金导线进行内连线，双列直插式封装(dualinlinepackage；DIP)或四方扁平封装(quadflatpackage；QFP)是目前集成电路封装的基础结构。然而，增加周边引脚数目的设计以及围绕封装体的排列方式通常会造成导线(leadwire)的间距(pitch)过短，其会使得封装芯片的搭载基板(boardmounting)受到限制。[0003]芯片级(chip-scale)或芯片尺寸封装(chip-sizepackaging；CSP)以及球栅阵列(BGA)封装只是一些能够加密