拼接式掩膜版及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN109856927A(43)申请公布日2019.06.07(21)申请号201910231370.9(22)申请日2019.03.26(71)申请人上海华力集成电路制造有限公司地址201315上海市浦东新区康桥东路298号1幢1060室(72)发明人范元骏(74)专利代理机构上海浦一知识产权代理有限公司31211代理人焦天雷(51)Int.Cl.G03F7/20(2006.01)G03F9/00(2006.01)权利要求书1页说明书4页附图3页(54)发明名称拼接式掩膜版及其制造方法(57)摘要本发明公开了一种拼接式掩膜版，包括多个所述标记设置在掩膜版外框和掩膜版内框之间，所述重复器件单元掩膜版和非重复器件单元掩膜版并列排布在掩膜版内框内，该掩膜版的每种重复器件单元掩膜版仅保留一个，所述重复器件单元掩膜版和非重复器件单元掩膜版之间设有遮光带。本发明还公开了一种所述拼接式掩膜版的制造方法。本发明每一种半导体器件重复单元的掩膜板只保留一个，将其他半导体器件重复单元掩膜板去除，重新组合排列，去除了大部分导体器件重复单元能实现将拼接式掩模版外框的长、宽均小于光刻机所能支持像场范围。采用本发明仅制作一张掩膜版便可以实现大面积拼接式芯片完全曝光，极大的减少了生产成本。CN109856927ACN109856927A权利要求书1/1页1.一种拼接式掩膜版，包括掩膜版外框、掩膜版内框、标记、重复器件单元掩膜版和非重复器件单元掩膜版；多个所述标记设置在掩膜版外框和掩膜版内框之间，所述重复器件单元掩膜版和非重复器件单元掩膜版并列排布在掩膜版内框内，其特征在于：该掩膜版的每种重复器件单元掩膜版仅保留一个，所述重复器件单元掩膜版和非重复器件单元掩膜版之间设有遮光带。2.如权利要求1所述的拼接式掩膜版，其特征在于：所述掩膜版外框和掩膜版内框之间设有三条划片槽。3.如权利要求2所述的拼接式掩膜版，其特征在于：所述三条划片槽宽度相等。4.如权利要求2所述的拼接式掩膜版，其特征在于：所述三条划片槽宽度为10um-120um。5.如权利要求1所述的拼接式掩膜版，其特征在于：所述三条划片槽中最外侧的划片槽用于光刻作业，中间划片槽和最内侧划片槽用于布置标记和测试单元。6.如权利要求1所述的拼接式掩膜版，其特征在于：所述遮光带两侧设置套刻标记。7.如权利要求1所述的拼接式掩膜版，其特征在于：所述遮光带宽度为100um-875um。8.如权利要求1-7任意一项所述的拼接式掩膜版，其特征在于：所述拼接式掩膜版外框长宽均小于光刻机所能支持像场范围。9.一种拼接式掩膜版制造方法，其特征在于，包括以下步骤：1)根据需求设计掩膜版；2)在掩膜版内框和外框之间设置标记；3)将步骤2)制造掩膜版中每种重复器件单元掩膜版仅保留一个并设置重复单元定位标记；4)利用步骤2)和步骤3)的标记将保留的重复器件单元掩膜版和非重复器件单元掩膜版根据原有位置关系形成拼接掩膜版；5)根据光刻需求布置器件单元之间的遮光带；6)将步骤2)中标记根据位置关系转化为对应的拼接掩膜版标记。10.如权利要求9所述的拼接式掩膜版制造方法，其特征在于：实施步骤5时)在拼接掩膜版外框和内框之间设置三条划片槽。11.如权利要求10所述的拼接式掩膜版制造方法，其特征在于：所述三条划片槽宽度相等。12.如权利要求10所述的拼接式掩膜版制造方法，其特征在于：所述三条划片槽宽度为10um-120um。13.如权利要求10所述的拼接式掩膜版制造方法，其特征在于：所述三条划片槽中最外侧的划片槽用于光刻作业，中间划片槽和最内侧划片槽用于布置标记和测试单元。14.如权利要求9所述的拼接式掩膜版制造方法，其特征在于：所述遮光带两侧设置套刻标记。15.如权利要求9所述的拼接式掩膜版制造方法，其特征在于：所述遮光带宽度为100um-875um。16.如权利要求9-15任意一项所述的拼接式掩膜版，其特征在于：拼接式掩膜版外框长宽均小于光刻机所能支持像场范围。2CN109856927A说明书1/4页拼接式掩膜版及其制造方法技术领域[0001]本发明涉及半导体领域，特别是涉及一种制造半导体器件时使用的拼接式掩膜版。本发明还涉及一种制造半导体器件时使用的拼接式掩膜版制造方法。背景技术[0002]掩膜版半导体技术中用来提供线路图案以便执行图案转移的光罩，在半导体领域需要大量的用到，掩膜板的图案正确与否在半导体器件领域是至关重要的。[0003]随着时代的发展，半导体制造业、传感器技术发展日新月异。大面积拼接式芯片逐渐开始应用在一些医用成像、科研应用、监测装置等领域。但由于拼接式芯片往往面积大于光刻机的像场范围，为了能够使半导体器件的所有功能单元通过一张掩膜版曝光，拼接式掩膜版