阵列基板和阵列基板的制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN109950320A(43)申请公布日2019.06.28(21)申请号201910204605.5(22)申请日2019.03.18(71)申请人武汉华星光电半导体显示技术有限公司地址430079湖北省武汉市东湖新技术开发区高新大道666号光谷生物创新园C5栋305室(72)发明人王傲楚光辉(74)专利代理机构深圳翼盛智成知识产权事务所(普通合伙)44300代理人黄威(51)Int.Cl.H01L29/786(2006.01)H01L21/336(2006.01)权利要求书2页说明书5页附图2页(54)发明名称阵列基板和阵列基板的制造方法(57)摘要本申请实施例公开了一种阵列基板和阵列基板的制造方法，其中，该阵列基板包括：基板；半导体层，所述半导体层设置于所述基板之上，所述半导体层包括沟道区、设置于所述沟道区一侧的第一掺杂区以及设置于所述沟道区另一侧的第二掺杂区，所述沟道区包括第三掺杂区、第四掺杂区和第五掺杂区，所述第三掺杂区位于所述第一掺杂区和所述第五掺杂区之间，所述第四掺杂区位于所述第二掺杂区和所述第五掺杂区之间；绝缘层，所述绝缘层设置于所述半导体层之上，覆盖所述沟道区；栅极层，所述栅极层设置于所述绝缘层之上，位于所述第五掺杂区的正上方，所述栅极层的宽度与所述第五掺杂区的宽度相同。本方案可以降低光阻残留和污染离子注入机台的风险。CN109950320ACN109950320A权利要求书1/2页1.一种阵列基板，其特征在于，包括：基板；半导体层，所述半导体层设置于所述基板之上，所述半导体层包括沟道区、设置于所述沟道区一侧的第一掺杂区以及设置于所述沟道区另一侧的第二掺杂区，所述沟道区包括第三掺杂区、第四掺杂区和第五掺杂区，所述第三掺杂区位于所述第一掺杂区和所述第五掺杂区之间，所述第四掺杂区位于所述第二掺杂区和所述第五掺杂区之间；绝缘层，所述绝缘层设置于所述半导体层之上，覆盖所述沟道区；栅极层，所述栅极层设置于所述绝缘层之上，位于所述第五掺杂区的正上方，所述栅极层的宽度与所述第五掺杂区的宽度相同。2.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括缓冲层；所述缓冲层位于所述基板和所述半导体层之间。3.如权利要求1所述的阵列基板，其特征在于，所述第一掺杂区和所述第二掺杂区的离子掺杂浓度相同。4.如权利要求3所述的阵列基板，其特征在于，所述第三掺杂区和所述第四掺杂区的离子掺杂浓度相同。5.如权利要求4所述的阵列基板，其特征在于，所述第一掺杂区和所述第二掺杂区的离子掺杂浓度大于所述第三掺杂区和所述第四掺杂区的离子掺杂浓度。6.一种阵列基板的制造方法，其特征在于，包括：提供一基板，并在所述基板上依次沉积缓冲层、半导体层、绝缘层和栅极层；对所述绝缘层和所述栅极层进行第一次刻蚀，以暴露部分半导体层；对所述栅极层进行第二次刻蚀，以暴露部分绝缘层；将第一预设离子注入所述半导体层。7.如权利要求6所述的阵列基板的制造方法，其特征在于，在所述基板上依次沉积缓冲层、半导体层、绝缘层和栅极层，包括：在所述基板之上沉积缓冲层；在所述缓冲层之上沉积半导体层；在所述半导体层之上沉积绝缘层；在所述绝缘层之上沉积栅极层。8.如权利要求7所述的阵列基板的制造方法，其特征在于，在所述半导体层之上沉积绝缘层的步骤之后，在所述绝缘层之上沉积栅极层的步骤之前，还包括：将第二预设离子注入所述半导体层。9.如权利要求7所述的阵列基板的制造方法，其特征在于，所述半导体层包括沟道区、及分别设于所述沟道区两侧的第一掺杂区和第二掺杂区，所述沟道区包括第三掺杂区、第四掺杂区和第五掺杂区，所述第三掺杂区位于所述第一掺杂区和所述第五掺杂区之间，所述第四掺杂区位于所述第二掺杂区和所述第五掺杂区之间。10.如权利要求7所述的阵列基板的制造方法，其特征在于，所述第一掺杂区和所述第二掺杂区的离子掺杂浓度相同；所述第三掺杂区和所述第四掺杂区的离子掺杂浓度相同；所述第一掺杂区和所述第二掺杂区的离子掺杂浓度大于所述第三掺杂区和所述第四2CN109950320A权利要求书2/2页掺杂区的离子掺杂浓度。3CN109950320A说明书1/5页阵列基板和阵列基板的制造方法技术领域[0001]本申请涉及显示技术领域，尤其涉及一种阵列基板和阵列基板的制造方法。背景技术[0002]在低温多晶硅技术(LTPS，LowTemperaturePoly-silicon)背板工艺中，薄膜晶体管(TFT，ThinFilmTransistor)源极和漏极由重掺杂的P-Si形成，而TFT的沟道区由轻掺杂的P-Si或者不掺杂的P-Si形成。为了减小源漏区电场强度，改善热载流子注入效应(HCI，hotcarrierinjection)，降低沟道漏