包括多芯片层叠物的半导体封装及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN110060984A(43)申请公布日2019.07.26(21)申请号201811351968.3(22)申请日2018.11.14(30)优先权数据10-2018-00065082018.01.18KR(71)申请人爱思开海力士有限公司地址韩国京畿道(72)发明人成基俊(74)专利代理机构北京三友知识产权代理有限公司11127代理人刘久亮黄纶伟(51)Int.Cl.H01L25/065(2006.01)H01L23/488(2006.01)权利要求书3页说明书9页附图11页(54)发明名称包括多芯片层叠物的半导体封装及其制造方法(57)摘要包括多芯片层叠物的半导体封装及其制造方法。提供了半导体封装。所述半导体封装包括：第一半导体芯片，其连接有第一高架柱状凸块；第二半导体芯片，其层叠在第一半导体芯片上以保留第一高架柱状凸块露出，并且被配置为包括设置在第二半导体芯片的中心区域上的第一芯片焊盘；第三半导体芯片，其偏移并层叠在第二半导体芯片上以保留第一芯片焊盘露出；以及芯片支撑件，其支撑第三半导体芯片的突出部。CN110060984ACN110060984A权利要求书1/3页1.一种半导体封装，该半导体封装包括：第一半导体芯片，第一高架柱状凸块连接到该第一半导体芯片；第二半导体芯片，该第二半导体芯片层叠在所述第一半导体芯片上以保留所述第一高架柱状凸块露出，并且被配置为包括设置在所述第二半导体芯片的中心区域中的第一芯片焊盘，其中，所述第二半导体芯片的所述中心区域与所述第二半导体芯片的边缘区域间隔开；第三半导体芯片，该第三半导体芯片层叠在所述第二半导体芯片上以相对于所述第二半导体芯片横向偏移以保留所述第一芯片焊盘露出，并且被配置为包括比所述第二半导体芯片的侧表面进一步横向突出的突出部；芯片支撑件，该芯片支撑件支撑所述第三半导体芯片的所述突出部；包封层，该包封层包封所述第一半导体芯片、所述第二半导体芯片和所述第三半导体芯片的层叠结构；以及电路互连图案，所述电路互连图案被设置在所述包封层上并且电连接到所述第一高架柱状凸块和所述第一芯片焊盘。2.根据权利要求1所述的半导体封装，其中，所述包封层包括分别暴露所述第一高架柱状凸块和所述第一芯片焊盘的开孔，并且其中，各个所述电路互连图案填充所述开孔中的任一个并且延伸到所述包封层上。3.根据权利要求1所述的半导体封装，其中，所述包封层包括光敏材料层。4.根据权利要求1所述的半导体封装，其中，所述第一高架柱状凸块连接到所述第一半导体芯片的边缘区域。5.根据权利要求4所述的半导体封装，其中，所述第一半导体芯片包括：第二芯片焊盘，该第二芯片焊盘被设置在所述第一半导体芯片的中心区域中，其中，所述第一半导体芯片的所述中心区域与所述第一半导体芯片的边缘区域间隔开；以及再分配互连线，该再分配互连线从所述第二芯片焊盘延伸以接触所述第一高架柱状凸块。6.根据权利要求1所述的半导体封装，其中，所述第一高架柱状凸块从所述第一半导体芯片向上突出以具有基本上等于所述第二半导体芯片的厚度的垂直长度。7.根据权利要求1所述的半导体封装，其中，所述第一高架柱状凸块从所述第一半导体芯片向上突出以具有大于所述第二半导体芯片的厚度的垂直长度。8.根据权利要求1所述的半导体封装，其中，所述第二半导体芯片层叠在所述第一半导体芯片上以提供台阶结构。9.根据权利要求1所述的半导体封装，该半导体封装还包括层叠在所述第一半导体芯片的与所述第二半导体芯片相反的底表面上的第四半导体芯片，其中，第二高架柱状凸块连接到所述第四半导体芯片，并且其中，所述第一半导体芯片偏移层叠在所述第四半导体芯片上以保留所述第二高架柱状凸块露出。10.根据权利要求9所述的半导体封装，该半导体封装还包括支撑所述第四半导体芯片的盖晶片。2CN110060984A权利要求书2/3页11.根据权利要求10所述的半导体封装，其中，所述芯片支撑件由所述盖晶片支撑。12.根据权利要求11所述的半导体封装，其中，所述芯片支撑件被设置在所述盖晶片上以具有基本上等于所述第四半导体芯片、所述第一半导体芯片和所述第二半导体芯片的总高度的高度。13.根据权利要求12所述的半导体封装，其中，所述芯片支撑件是硅晶片。14.根据权利要求9所述的半导体封装，其中，所述第三半导体芯片相对于所述第二半导体芯片的偏移距离大于所述第一半导体芯片相对于所述第四半导体芯片的偏移距离。15.根据权利要求9所述的半导体封装，其中，所述第一半导体芯片、所述第二半导体芯片、所述第三半导体芯片和所述第四半导体芯片在基本上相同的偏移方向上偏移层叠。16.根据权利要求9所述的半导体封装，其中，所述第一半导体芯片和所述第四半导体芯片具有基本上相同的形状，并且其