半导体封装件及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN111223785A(43)申请公布日2020.06.02(21)申请号201910879823.9(22)申请日2019.09.18(30)优先权数据10-2018-01462972018.11.23KR(71)申请人爱思开海力士有限公司地址韩国京畿道(72)发明人崔亨硕徐铉哲金胜桓(74)专利代理机构北京三友知识产权代理有限公司11127代理人刘久亮黄纶伟(51)Int.Cl.H01L21/60(2006.01)H01L23/488(2006.01)H01L23/544(2006.01)权利要求书3页说明书15页附图23页(54)发明名称半导体封装件及其制造方法(57)摘要半导体封装件及其制造方法。一种制造半导体封装件的方法可以包括在基板主体的表面上形成镀覆层。可以在镀覆层上形成电路抗蚀剂图案和监测抗蚀剂图案，并且可以使用电路抗蚀剂图案和监测抗蚀剂图案作为蚀刻掩模来蚀刻镀覆层，从而形成电路图案和监测图案的子图案。在用于形成电路图案和监测图案的子图案之后通过检查剩余在基板主体上的监测图案的子图案的数量，可以监测电路图案的残留率。半导体芯片可以使用内部连接器接合到电路图案。CN111223785ACN111223785A权利要求书1/3页1.一种制造半导体封装件的方法，该方法包括以下步骤：在基板主体的第一表面上形成第一镀覆层；在所述第一镀覆层上形成第一电路抗蚀剂图案和第一监测抗蚀剂图案，所述第一监测抗蚀剂图案中的每一个具有不同的宽度；使用所述第一电路抗蚀剂图案和所述第一监测抗蚀剂图案作为蚀刻掩模来蚀刻所述第一镀覆层，以形成第一电路图案和第一监测图案，其中，所述第一监测图案被形成为包括经蚀刻的子图案；通过检查所述基板主体的所述第一表面上剩余的所述第一监测图案的所述经蚀刻的子图案的数量，来监测所述第一电路图案的第一残留率。2.根据权利要求1所述的方法，其中，通过将具有不同宽度的监测图案的布局的图像转印到所述第一镀覆层上来形成所述第一监测抗蚀剂图案。3.根据权利要求1所述的方法，其中，所述方法还包括将附接到半导体芯片的内部连接器接合到所述第一电路图案。4.根据权利要求3所述的方法，其中，在将所述内部连接器接合到所述第一电路图案的步骤之前，进行以下步骤：在所述基板主体的第二表面上形成第二镀覆层，所述第二表面位于所述基板主体的所述第一表面的相对侧；在所述第二镀覆层上形成第二电路抗蚀剂图案和第二监测抗蚀剂图案，其中，通过将监测图案的布局的图像转印到所述第二镀覆层上来形成所述第二监测抗蚀剂图案；使用所述第二电路抗蚀剂图案和所述第二监测抗蚀剂图案作为蚀刻掩模来蚀刻所述第二镀覆层，以形成第二电路图案和第二监测图案，其中，所述第二监测图案被形成为包括经蚀刻的子图案；以及通过检查所述基板主体的所述第二表面上剩余的所述第二监测图案的所述经蚀刻的子图案的数量来监测所述第二电路图案的第二残留率。5.根据权利要求4所述的方法，其中，所述第二监测图案被形成为在平面图中与所述第一监测图案交叠。6.根据权利要求4所述的方法，其中，当所述第一残留率和所述第二残留率之间的差在允许范围内时，执行将所述内部连接器接合到所述第一电路图案的步骤。7.根据权利要求6所述的方法，其中，所述允许范围被设置为6％。8.根据权利要求1所述的方法，其中，所述监测图案的子图案包括第一子图案至第M子图案，其中，'M'是等于或大于2的自然数；并且其中，所述第一子图案至所述第M子图案当中的第N子图案被设计为具有所述第一子图案的宽度的'N'倍的宽度，其中，'N'表示大于1且小于(M+1)的自然数。9.根据权利要求1所述的方法，其中，所述监测图案的子图案被设计为每当所述第一电路图案的所述第一残留率减小预定单位值时被蚀刻并被逐一顺序地去除。10.根据权利要求1所述的方法，其中，所述监测图案的子图案被设计为并排设置并彼此间隔开的线形图案。11.根据权利要求1所述的方法，2CN111223785A权利要求书2/3页其中，所述监测图案的子图案被设计为线形图案；并且其中，当从平面图观察时，所述监测图案的所述子图案的第一端在相同点处彼此连接，并且所述子图案的第二端彼此间隔开。12.根据权利要求1所述的方法，其中，所述监测图案的子图案被设计为线形图案；并且其中，所述子图案彼此连接以在平面图中提供多边形闭环形状。13.根据权利要求1所述的方法，该方法还包括以下步骤：在形成所述第一镀覆层之前在所述基板主体的所述第一表面上形成第一种子层。14.一种制造半导体封装件的方法，该方法包括以下步骤：提供基板主体，该基板主体上形成有第一种子层，其中，所述第一种子层形成在所述基板主体的第一表面上；在所述第一种子层上形成第一电路抗蚀剂图案和第一监测抗蚀剂