预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共22页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113690248A(43)申请公布日2021.11.23(21)申请号202110856665.2(22)申请日2021.07.28(71)申请人合肥鑫晟光电科技有限公司地址230012安徽省合肥市新站区工业园内申请人京东方科技集团股份有限公司(72)发明人童庆向康张敏彭洪勇栗芳芳(74)专利代理机构北京天昊联合知识产权代理有限公司11112代理人李迎亚姜春咸(51)Int.Cl.H01L27/12(2006.01)H01L21/77(2017.01)G02F1/1368(2006.01)权利要求书2页说明书9页附图10页(54)发明名称阵列基板的制备方法、阵列基板和显示装置(57)摘要本公开提供一种阵列基板的制备方法、阵列基板和显示装置,属于显示技术领域。本公开的阵列基板的制备方法包括:在基底上形成第一导电层;在第一导电层背离基底的一侧形成第二导电层;在第二导电层上涂覆光刻胶层,对光刻胶层进行曝光和显影,得到光刻胶的第一保留部分;通过构图工艺形成第一导电图案,以第一导电图案作为掩膜对第一导电层进行刻蚀,得到第二导电图案;对光刻胶的第一保留部分进行灰化处理,得到光刻胶的第二保留部分;以光刻胶的第二保留部分作为掩膜,对第一导电图案进行刻蚀,得到第三导电图案。CN113690248ACN113690248A权利要求书1/2页1.一种阵列基板的制备方法,其特征在于,包括:在基底上形成第一导电层;在所述第一导电层背离所述基底的一侧形成第二导电层;在所述第二导电层上涂覆光刻胶层,对所述光刻胶层进行曝光和显影,得到光刻胶的第一保留部分;通过构图工艺形成第一导电图案,以所述第一导电图案作为掩膜对所述第一导电层进行刻蚀,得到第二导电图案;对所述光刻胶的第一保留部分进行灰化处理,得到光刻胶的第二保留部分;以所述光刻胶的第二保留部分作为掩膜,对所述第一导电图案进行刻蚀,得到第三导电图案;其中,所述第二导电图案在基底上的正投影覆盖所述第三导电图案在所述基底上的正投影。2.根据权利要求1所述的阵列基板的制备方法,其特征在于,在基底上形成第一导电层的步骤之前还包括:在基底上形成第一绝缘层;在所述第一绝缘层背离所述基底的一侧形成第二绝缘层。3.根据权利要求2所述阵列基板的制备方法,其特征在于,所述阵列基板包括交叉设置的多条栅线和多条数据线,以及多个子像素,所述子像素包括薄膜晶体管、像素电极和公共电极;在形成所述第三导电图案的同时还形成有所述栅线和所述薄膜晶体管的栅极;在形成所述第二导电图案的同时还形成有所述公共电极。4.根据权利要求2所述阵列基板的制备方法,其特征在于,在以光刻胶的第二保留部分作为掩膜,对第二导电图案进行刻蚀,得到第三导电图案之后,还包括:在所述第三导电图案背离所述基底的一侧形成第三绝缘层;通过构图工艺在所述第三绝缘层上形成过孔,所述过孔出露出部分第二导电图案;在所述第三绝缘层背离所述基底的一侧形成第三电极层,通过构图工艺形成第四导电图案,所述第四导电图案通过所述过孔与所述第二导电图案电连接。5.根据权利要求4所述阵列基板的制备方法,其特征在于,所述阵列基板包括交叉设置的多条栅线和多条数据线,以及多个子像素,所述子像素包括薄膜晶体管、像素电极和公共电极;在形成所述第四导电图案的同时还形成有所述像素电极。6.根据权利要求4所述阵列基板的制备方法,其特征在于,所述阵列基板包括显示区和围绕所述显示区的周边区,阵列基板还包括由显示区延伸至周边区的栅线,所述周边区内设置有栅极驱动电路,所述栅极驱动电路包括多个移位寄存器,每个移位寄存器包括多个薄膜晶体管,所述多个薄膜晶体管至少包括输出晶体管,所述输出晶体管的漏极连接信号输出线,所述信号输出线连接所述栅线;其中,所述第三导图案为所述栅线,所述第二导电图案和第四导电图案共同形成所述信号输出线。7.根据权利要求1所述阵列基板的制备方法,其特征在于,对所述第一导电层进行刻蚀所用的刻蚀液为第一刻蚀液,对第二导电图案进行刻蚀所用的刻蚀液为第二刻蚀液,其中,2CN113690248A权利要求书2/2页所述第一刻蚀液与所述第二刻蚀液不同。8.根据权利要求1所述阵列基板的制备方法,其特征在于,所述第一导电层的材料包括透明金属氧化物。9.根据权利要求1所述阵列基板的制备方法,其特征在于,所述第二导电层的材料包括铜。10.一种阵列基板,其特征在于,包括:基底、第一绝缘层、第二绝缘层、第二导电图案、第三导电图案、第三绝缘层和第四导电图案;所述第一绝缘层设置在所述基底上;所述第二绝缘层设置在所述第一绝缘层背离所述基底的一侧;所述第二导电图案设置在所述第二绝缘层背离所述基底的一侧;所述第三导电图案设置在所述第二导电图案背离所述基底的一侧,所述第二导