预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共11页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN114122022A(43)申请公布日2022.03.01(21)申请号202111395215.4G02F1/1362(2006.01)(22)申请日2021.11.23G03F1/00(2012.01)G03F1/70(2012.01)(71)申请人京东方科技集团股份有限公司地址100015北京市朝阳区酒仙桥路10号申请人鄂尔多斯市源盛光电有限责任公司(72)发明人李凯方业周李峰姚磊苏海东王成龙闫雷高云朱晓刚杨桦候林孟浩(74)专利代理机构北京风雅颂专利代理有限公司11403代理人李莎(51)Int.Cl.H01L27/12(2006.01)H01L21/77(2017.01)G02F1/1345(2006.01)权利要求书1页说明书6页附图3页(54)发明名称阵列基板、掩膜板、显示装置及阵列基板的制作方法(57)摘要本申请提供的一种阵列基板、掩膜板、显示装置及阵列基板的制作方法,包括:衬底基板,所述衬底基板包括显示区和扇出区,所述扇出区设置有多条栅线,相邻所述栅线的间距为4.2μm至4.7μm。本申请通过将扇出区的栅线间距降低至4.2μm至4.7μm,从而将布线间距从5.5μm降低了1μm左右,相比之下降低了18%左右的间距距离。通过调整基板制作过程中的掩膜板,使扇出区的掩膜板从全透改变为半透,从而在完成光刻时,半透区域对应的金属层上还会有光刻胶保留,从而保护扇出区的金属层不会进行湿法刻蚀,从而降低了栅线的CDBias,从而降低了栅线间的间距,进而为实现更窄的边框提供了技术支持。CN114122022ACN114122022A权利要求书1/1页1.一种阵列基板,其特征在于,包括:衬底基板,所述衬底基板包括显示区和扇出区,所述扇出区设置有多条栅线,相邻所述栅线的间距为4.2μm至4.7μm。2.根据权利要求1所述的阵列基板,其特征在于,所述栅线的间距小于或等于4.5μm。3.一种掩膜板,其特征在于,包括:全透区及半透区,所述全透区与衬底基板的显示区相对应,所述半透区与所述衬底基板的扇出区相对应;所述半透区上与栅线对应区域的宽度区间为2.2μm至2.5μm。4.根据权利要求3所述的掩膜板,其特征在于,所述半透区上与栅线对应区域的宽度区间为小于或等于2.5μm。5.一种显示装置,其特征在于,包括如权利要求1或2所述的阵列基板。6.一种阵列基板的制作方法,其特征在于,包括:在衬底基板的扇出区上形成金属层,在所述金属层上涂覆光刻胶;通过半透式掩膜板对所述光刻胶进行曝光,以形成光刻胶保留部分;其中,所述半透式掩膜板上对应栅线之间间隙的部分为半透区域;对应所述栅线的所述光刻胶保留部分的宽度区间为2.2μm至2.5μm;对所述衬底基板进行干法刻蚀,去除所述半透区域对应的所述光刻胶保留部分及对应的所述金属层,以在所述衬底基板上形成所述栅线;其中,由于所述栅线对应的所述光刻胶保留部分的宽度区间为2.2μm至2.5μm,干法刻蚀后所述栅线之间的间距为4.2μm至4.7μm。7.根据权利要求6所述的方法,其特征在于,所述半透式掩膜板上对应栅线的部分为全遮区域;所述通过半透式掩膜板对所述光刻胶进行曝光,以形成光刻胶保留部分,包括:曝光完成后,全遮区域对应的所述光刻胶保留部分的所述光刻胶全部保留,半透区域对应的所述光刻胶保留部分的所述光刻胶部分保留,以形成两区域对应的所述光刻胶保留部分之间的差异。8.根据权利要求7所述的方法,其特征在于,所述半透区域对应的所述光刻胶保留部分的宽度区间为2.0μm至2.2μm。9.根据权利要求6所述的方法,其特征在于,所述衬底基板,还包括显示区;所述通过半透式掩膜板对所述光刻胶进行曝光,包括:对所述扇出区对应的所述光刻胶通过所述半透式掩膜板进行曝光的同时对所述显示区对应的所述光刻胶通过全透式掩膜板进行曝光。10.根据权利要求9所述的方法,其特征在于,所述对所述衬底基板进行干法刻蚀之前,还包括:对所述衬底基板的进行湿法刻蚀;对所述显示区对应的所述金属层进行刻蚀以形成与所述光刻胶保留部分相对应的刻蚀图案。2CN114122022A说明书1/6页阵列基板、掩膜板、显示装置及阵列基板的制作方法技术领域[0001]本申请涉及显示技术领域,尤其涉及一种阵列基板、掩膜板、显示装置及阵列基板的制作方法。背景技术[0002]显示装置的边框区域设置有扇出区(Fan‑out区),然而,目前的Fan‑out区因为内部的栅线间距(GatePitch)较大(5.5μm至5.7μm)导致Fan‑out区的面积较大。而较大的走线排布间距必然会为窄边框的设计带来技术瓶颈,不利于发展显示装置窄边框化的潮流。发明内容[0003]有鉴于此,本申请的目的在于提出一种阵列基板、掩膜板