一种分裂栅功率MOS器件的制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN114361251A(43)申请公布日2022.04.15(21)申请号202210009958.1(22)申请日2022.01.05(71)申请人嘉兴斯达微电子有限公司地址314000浙江省嘉兴市南湖区大桥镇凌公塘路3339号（嘉兴科技城）1号楼220室(72)发明人陈雪萌王艳颖钱晓霞(74)专利代理机构上海申新律师事务所31272代理人党蕾(51)Int.Cl.H01L29/423(2006.01)H01L21/336(2006.01)H01L29/78(2006.01)权利要求书2页说明书6页附图9页(54)发明名称一种分裂栅功率MOS器件的制备方法(57)摘要本发明涉及一种分裂栅功率MOS器件的制备方法，涉及半导体技术领域，包括：步骤S1，湿法刻蚀第一沟槽内的多晶硅层，形成屏蔽栅；步骤S2，沉积氮化硅层；步骤S3，干法刻蚀，保留第一沟槽内的氮化硅层；步骤S4，以氮化硅层作为自对准硬掩膜，湿法刻蚀第一沟槽内的场氧化层；步骤S5，湿法去除所有氮化硅层；步骤S6，于第一沟槽的侧壁形成栅氧化层，于屏蔽栅的上方以及两壁栅氧化层之间形成栅间氧化层；步骤S7，淀积栅多晶硅层，栅多晶硅层覆盖栅间氧化层，且与器件表面齐平，形成控制栅。本发明利用氮化硅层作为自对准硬掩膜，能够减少沟槽中场氧化层的侧向腐蚀，形成上下结构的分裂栅，并且器件输入电容小，制造成本低。CN114361251ACN114361251A权利要求书1/2页1.一种分裂栅功率MOS器件的制备方法，其特征在于，包括：步骤S1，以PR掩膜作为外围终端区的第二沟槽的掩蔽层，对有源元胞区的第一沟槽内的多晶硅层进行湿法刻蚀，形成屏蔽栅；步骤S2，于器件的上表面沉积一氮化硅层；步骤S3，对所述氮化硅层进行干法刻蚀，去除器件的所述有源元胞区上表面的所述氮化硅层，并保留所述第一沟槽内的所述氮化硅层；步骤S4，以保留的所述氮化硅层作为自对准硬掩膜，湿法刻蚀所述第一沟槽内的场氧化层，以使所述场氧化层与所述屏蔽栅的表面齐平；步骤S5，湿法去除所述屏蔽栅上方以及所述外围终端区的所有所述氮化硅层；步骤S6，于所述第一沟槽的侧壁形成栅氧化层，于所述屏蔽栅的上方以及两壁所述栅氧化层之间形成栅间氧化层；步骤S7，淀积栅多晶硅层，所述栅多晶硅层覆盖所述栅间氧化层，且与器件表面齐平，形成控制栅。2.根据权利要求1所述的分裂栅功率MOS器件的制备方法，其特征在于，所述步骤S1之前，还包括：步骤A1，于一衬底上形成外延层，并于所述外延层的上表面形成一氧化层，以所述氧化层作为硬掩膜进行刻蚀，于器件有源元胞区形成至少一所述第一沟槽以及于所述外围终端区形成所述第二沟槽；步骤A2，于所述器件的上表面以及所述第一沟槽和所述第二沟槽内形成一预设厚度的场氧化层；步骤A3，于所述第一沟槽和所述第二沟槽内填充形成多晶硅层，所述多晶硅层覆盖所述场氧化层，且与器件上表面齐平。3.根据权利要求1所述的分裂栅功率MOS器件的制备方法，其特征在于，所述步骤S7之后，还包括：步骤B1，于所述外延层中进行体区的注入和退火；步骤B2，进行源区的光刻和注入；步骤B3，于器件上表面沉积一介质层，并刻蚀出对应所述源区的接触孔；步骤B4，于器件上表面和所述接触孔内形成顶层金属层，并进行钝化层的淀积、光刻刻蚀；步骤B5，进行圆片减薄以及背面金属层的淀积。4.根据权利要求1所述的分裂栅功率MOS器件的制备方法，其特征在于，所述步骤S1中，刻蚀后的所述多晶硅层低于器件表面具有一预设结深度。5.根据权利要求4所述的分裂栅功率MOS器件的制备方法，其特征在于，所述预设结深度为0.5μm～1.5μm。6.根据权利要求1所述的分裂栅功率MOS器件的制备方法，其特征在于，所述步骤S2中，所述氮化硅层部分填充于所述屏蔽栅的上方；或者所述氮化硅层完全填充于所述屏蔽栅的上方。7.根据权利要求6所述的分裂栅功率MOS器件的制备方法，其特征在于，所述步骤S3中，保留所述第一沟槽内的所述氮化硅层，具体包括：2CN114361251A权利要求书2/2页保留所述屏蔽栅的上方部分填充的所述氮化硅层，所述氮化硅层于所述场氧化层两侧形成侧墙，并作为所述自对准硬掩膜；或者保留所述屏蔽栅的上方完全填充的所述氮化硅层，并作为所述自对准硬掩膜。8.根据权利要求1所述的分裂栅功率MOS器件的制备方法，其特征在于，所述步骤S3中，还包括：以所述PR掩膜作为所述掩蔽层，使得所述外围终端区表面以及所述第二沟槽表面的所述氮化硅层得以保留。9.根据权利要求1所述的分裂栅功率MOS器件的制备方法，其特征在于，所述步骤S4中，还包括：以所述氮化硅层作为自对准硬掩膜，使得所述外围终端区表面以及所述第二沟槽表面的所述场氧化层得以保留。10.根