分离栅功率MOS器件及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN114156183A(43)申请公布日2022.03.08(21)申请号202110975073.2(22)申请日2021.08.24(71)申请人杭州芯迈半导体技术有限公司地址310051浙江省杭州市滨江区西兴街道联慧街6号(72)发明人王加坤吴兵(74)专利代理机构北京成创同维知识产权代理有限公司11449代理人蔡纯张靖琳(51)Int.Cl.H01L21/336(2006.01)H01L29/78(2006.01)权利要求书2页说明书6页附图15页(54)发明名称分离栅功率MOS器件及其制造方法(57)摘要公开了一种分离栅功率MOS器件及其制造方法，方法包括：在衬底上形成外延层，在外延层中形成沟槽；在外延层表面和沟槽中形成第一绝缘层；在空腔中填充多晶硅并进行回蚀刻；在第一栅极导体的表面旋转涂布形成第二绝缘层；在第二绝缘层上形成掩膜，去除外延层表面和沟槽中所述掩膜侧壁的第一绝缘层，暴露沟槽的上部；在沟槽上部的侧壁和外延层的表面形成栅氧化层；在沟槽的上部中形成第二栅极导体。本申请的分离栅功率MOS器件的制造方法中，采用SOG工艺形成第二绝缘层，在回蚀刻第一绝缘层时采用掩膜保护第二绝缘层，降低了第二绝缘层厚度过厚或过薄的问题，从而降低了第一栅极导体与第二栅极导体之间的耐压和漏电问题。CN114156183ACN114156183A权利要求书1/2页1.一种分离栅功率MOS器件的制造方法，其特征在于，包括：在第一掺杂类型的衬底上形成第一掺杂类型的外延层，在所述外延层中形成沟槽；在所述外延层表面和所述沟槽中形成第一绝缘层，所述第一绝缘层围绕沟槽形成空腔；在所述空腔中填充多晶硅，并对所述多晶硅进行回蚀刻，去除所述多晶硅的一部分形成第一栅极导体，暴露所述空腔的上部；在空腔中所述第一栅极导体的表面旋转涂布形成第二绝缘层；在所述第二绝缘层上形成掩膜，去除所述外延层表面和所述沟槽中所述掩膜侧壁的第一绝缘层，暴露所述沟槽的上部；在所述沟槽上部的侧壁和所述外延层的表面形成栅氧化层；在所述沟槽的上部中形成第二栅极导体。2.根据权利要求1所述的制造方法，其特征在于，采用热氧化工艺形成所述栅氧化层。3.根据权利要求1所述的制造方法，其特征在于，在所述沟槽的上部中形成第二栅极导体的步骤之后，还包括：在所述外延层的第一表面中体区和源区；在所述栅氧化层和所述第二栅极导体的表面上形成介质层；形成贯穿所述介质层、所述栅氧化层和所述源区，并延伸至所述体区中的通孔；经由所述通孔在所述通孔底部的所述体区中形成接触区；在所述通孔和所述介质层上沉积金属材料，形成第一电极；在所述衬底的第二表面上形成第二电极。4.根据权利要求3所述的制造方法，其特征在于，在所述外延层的第一表面中体区和源区的步骤包括：以所述第二栅极导体为掩膜对所述外延层进行离子注入形成第二掺杂类型的体区，所述第二掺杂类型与所述第一掺杂类型相反；以所述第二栅极导体为掩膜对所述外延层进行离子注入形成第一掺杂类型的源区。5.根据权利要求3所述的制造方法，其特征在于，所述接触区为第二掺杂类型。6.根据权利要求1所述的制造方法，其特征在于，所述第一掺杂类型为N型，所述第二掺杂类型为P型。7.一种分离栅功率MOS器件，采用如权利要求1‑6中任一项所述的制造方法形成，其特征在于，包括：衬底；位于所述衬底第一表面上的外延层；位于所述外延层中的沟槽；位于所述沟槽中的绝缘层和所述绝缘层包围的第一栅极导体；位于所述沟槽中绝缘层上部的栅氧化层和第二栅极导体，所述栅氧化层位于所述沟槽的上部侧壁和所述外延层的表面上，所述第二栅极导体位于所述沟槽中的栅氧化层之间；位于所述外延层邻接所述沟槽的区域中的体区、源区和接触区，所述体区和源区的掺杂类型相反；位于所述栅氧化层和所述第二栅极导体上的介质层；以及2CN114156183A权利要求书2/2页位于所述介质层上方且贯穿所述介质层向下延伸到接触区的第一电极，和位于所述衬底第二表面的第二电极。3CN114156183A说明书1/6页分离栅功率MOS器件及其制造方法技术领域[0001]本发明涉及功率半导体技术领域，特别涉及一种分离栅功率MOS器件及其制造方法。背景技术[0002]金属氧化物半导体场效应晶体管(MOSFET)作为功率半导体器件已经得到了广泛的应用，例如在功率变换器中作为开关。[0003]图1示出了一种分离栅功率MOS器件，包括：衬底110，外延层120，位于外延层120的沟槽中的第一绝缘层131，第一栅极导体132和第二栅极导体133，位于外延层120中的体区134，源区135，接触区136位于外延层120上的介质层140和源极141，以及位于衬底110第二表面的漏极143。其中，形成沟槽中的结构的步骤为：