一种分裂栅SiC垂直功率MOS器件及其制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN110197850A(43)申请公布日2019.09.03(21)申请号201910511754.6(22)申请日2019.06.13(71)申请人西安电子科技大学地址710071陕西省西安市太白南路二号(72)发明人刘莉杨银堂(74)专利代理机构北京一格知识产权代理事务所(普通合伙)11316代理人滑春生(51)Int.Cl.H01L29/78(2006.01)H01L29/423(2006.01)H01L21/336(2006.01)权利要求书1页说明书3页附图2页(54)发明名称一种分裂栅SiC垂直功率MOS器件及其制备方法(57)摘要本发明公开了一种分裂栅SiC垂直功率MOS器件及其制备方法，采用新型分裂栅结构，常规沟槽VDMOS器件具有非常大的栅-漏重叠电容。由于栅漏电荷密勒效应，当元件处于高频状态中，器件的频率响应大大降低，导致器件性能损失。要优化VDMOS在高频条件下的工作性能，分裂栅结构(Splitgate)便在此时应运而生，该结构降低了栅漏电容，改善了槽栅VDMOS的器件性能。它的导通电阻不但低于不同MOS，而且开关特性更加优秀。CN110197850ACN110197850A权利要求书1/1页1.一种分裂栅SiC垂直功率MOS器件，其特征在于，包括N+/N-型SiC衬底基片，其构成是在N-漂移区的底部设有N+衬底层，在N-漂移区的上面设有左右对称的P-阱区，在两个P-阱区的上部相背对的一侧各设有P+接地区，在两个该P+接地区相对的一侧设有N+源区，在两个该N+源区相对的一侧留有P-WELL阱区；在两个该N+源区之间的上面设有栅极绝缘层，在该N+源区和P+接地区的上面设有源电极；在该栅极绝缘层的上面左右对称并间隔设置有两个栅电极；在所述的栅电极和源电极的上面设有互连电极。2.根据权利要求1所述的分裂栅SiC垂直功率MOS器件，其特征在于，所述的栅极绝缘层为SiO2。3.一种权利要求1所述的分裂栅SiC垂直功率MOS器件的制备方法，其特征在于，包括以下步骤：（1）选取N+/N-型SiC衬底基片；（2）P-阱区通过离子注入形成；（3）离子注入形成P+接地区；（4）离子注入形成N+源区；（5）在离子注入区形成之后，统一进行高温退火；（6）制备栅绝缘层；（7）制备源电极；（8）制备栅电极；（9）制备互连电极。4.根据权利要求3所述的制备方法，其特征在于，所述的步骤（2）中，P-阱区的阱深为1μm，浓度为5e+17cm-3。5.根据权利要求3所述的制备方法，其特征在于，所述的步骤（3）中，采用多次离子注入形成P+接地区，结深为0.5μm，浓度大于5e+19cm-3。6.根据权利要求,3所述的制备方法，其特征在于，所述的步骤（4）中，采用多次离子注入形成N+源区，结深为0.5μm，浓度大于5e+19cm-3。7.根据权利要求3所述的制备方法，其特征在于，所述的步骤（5）中，退火温度为1600℃，时间为30min。8.根据权利要求3所述的制备方法，其特征在于，所述的步骤（6）中，氧化形成栅栅绝缘层，厚度为50nm，氧化时间为10小时，温度为1050℃；然后进行NO氛围中退火，温度为1075℃，时间为2小时。9.根据权利要求3所述的制备方法，其特征在于，所述的步骤（7）中，溅射源电极金属层后，剥离形成源电极，并进行淀积后快速退火形成欧姆接触。10.根据权利要求3所述的制备方法，其特征在于，所述的步骤（8）中，溅射栅金属层，剥离形成栅电极图形；所述的步骤（9）中，溅射互连金属层，剥离形成互连电极。2CN110197850A说明书1/3页一种分裂栅SiC垂直功率MOS器件及其制备方法技术领域[0001]本发明涉及一种能够改善品质因数的分裂栅SiC垂直功率MOSFET器件及其的制作方法，属于微电子技术领域。该器件在相同的比导通电阻下具有更低的反向传输电容和栅漏电荷，并提高器件的击穿电压，改善器件安全区特性。背景技术[0002]SiC具有独特的物理、化学及电学特性，是在高温、高频、大功率及抗辐射等极端应用领域极具发展潜力的半导体材料。而SiC功率器件具有输入阻抗高、开关速度快、工作频率高耐高压等一系列优点，在开关稳压电源、高频以及功率放大器等方面取得了广泛的应用。1993年，J.W.Palmour提出了一种垂直型UMOSFET结构，基于碳化硅材料中该时刻未成熟的离子注入工艺，因此，该结构通过外延消除了离子注入引起的晶格损耗，并且使该装置的耐电压达到330V，特征导通电阻为33mΩ▪cm2，由于UMOS结构工艺过程中存在许多问题，在最近几年，更多的研究者投入到了VDMOS器件的研究上。而常规沟槽VDMOS器件具有非常大的栅-漏重叠电容。由于栅漏电荷密勒效应，