一种屏蔽栅功率MOSFET器件及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN109065542A(43)申请公布日2018.12.21(21)申请号201810909142.8(22)申请日2018.08.10(71)申请人无锡新洁能股份有限公司地址214131江苏省无锡市滨湖区高浪东路999号（与华清路交叉口）无锡（滨湖）国家信息传感中心-B1楼东侧2楼(72)发明人朱袁正叶鹏刘晶晶(74)专利代理机构无锡市大为专利商标事务所(普通合伙)32104代理人曹祖良(51)Int.Cl.H01L27/088(2006.01)H01L21/8234(2006.01)权利要求书3页说明书7页附图16页(54)发明名称一种屏蔽栅功率MOSFET器件及其制造方法(57)摘要本发明属于半导体器件的制造技术领域，涉及一种屏蔽栅功率MOSFET器件，包括有源区，有源区内包括元胞单元和虚拟元胞单元，虚拟元胞单元在第二导电类型阱区间设有第一类型沟槽，在第一类型沟槽内填充有虚拟屏蔽栅多晶硅、厚氧化层、位于虚拟屏蔽栅多晶硅上部两侧的虚拟栅极多晶硅及虚拟栅氧化层；在第一类型沟槽上依次覆盖有绝缘介质层、源极金属，源极金属通过绝缘介质层内的通孔分别与虚拟屏蔽栅多晶硅、虚拟栅极多晶硅电连接；本发明通过在有源区引入虚拟栅元胞结构，减小了栅极和源极的交叠面积，使得输入电容Ciss和米勒电容Crss降低，进而大幅度降低开关损耗，工艺简单，成本低，市场竞争力更强。CN109065542ACN109065542A权利要求书1/3页1.一种屏蔽栅功率MOSFET器件，包括有源区，所述有源区内包括若干个相互并联的元胞单元（01），其特征在于，在所述有源区内还包括若干个与所述元胞单元（01）均匀并列分布的虚拟元胞单元（02），所述虚拟元胞单元（02）包括第一导电类型衬底（1）及位于第一导电类型衬底（1）上的第一导电类型外延层（2），在所述第一导电类型外延层（2）的上部设有第二导电类型阱区（15），在所述第二导电类型阱区（15）间设有第一类型沟槽（3），在所述第一类型沟槽（3）内填充有虚拟屏蔽栅多晶硅（5）、包裹所述虚拟屏蔽栅多晶硅（5）下部的厚氧化层（6）、位于所述虚拟屏蔽栅多晶硅（5）上部两侧的虚拟栅极多晶硅（7）及位于虚拟栅极多晶硅（7）外侧的虚拟栅氧化层（8）；在所述第一类型沟槽（3）上覆盖有绝缘介质层（12），在所述绝缘介质层（12）上覆盖有源极金属（13），所述源极金属（13）通过绝缘介质层（12）内的通孔分别与虚拟屏蔽栅多晶硅（5）、虚拟栅极多晶硅（7）电连接。2.一种屏蔽栅功率MOSFET器件，包括有源区，其特征在于，在所述有源区内包括若干个均匀并列分布的虚拟元胞单元（02），所述虚拟元胞单元（02）包括第一导电类型衬底（1）及位于第一导电类型衬底（1）上的第一导电类型外延层（2），在所述第一导电类型外延层（2）的上部设有第二导电类型阱区（15），在所述第二导电类型阱区（15）间设有第一类型沟槽（3），在所述第一类型沟槽（3）内填充有虚拟屏蔽栅多晶硅（5）及包裹所述虚拟屏蔽栅多晶硅（5）下部的厚氧化层（6），在所述虚拟屏蔽栅多晶硅（5）上部的一侧设有虚拟栅极多晶硅（7），另一侧设有栅极多晶硅（10），在所述虚拟栅极多晶硅（7）外侧设有虚拟栅氧化层（8），在所述栅极多晶硅（10）外侧设有栅氧化层（11）；在所述第一类型沟槽（3）上覆盖有绝缘介质层（12），在所述绝缘介质层（12）上覆盖有源极金属（13），所述源极金属（13）通过绝缘介质层（12）内的通孔分别与虚拟屏蔽栅多晶硅（5）、虚拟栅极多晶硅（7）电连接。3.根据权利要求1或2所述的一种屏蔽栅功率MOSFET器件，其特征在于：在所述有源区内还包括若干个并联的元胞单元（01），所述元胞单元（01）包括第一导电类型衬底（1）及位于第一导电类型衬底（1）上的第一导电类型外延层（2），在所述第一导电类型外延层（2）的上部设有第二导电类型阱区（15），在所述第二导电类型阱区（15）间设有第二类型沟槽（4），在所述第二类型沟槽（4）内填充有屏蔽栅多晶硅（9）、包裹所述屏蔽栅多晶硅（9）下部的厚氧化层（6）、位于所述屏蔽栅多晶硅（9）上部两侧的栅极多晶硅（10）及位于栅极多晶硅（10）外侧的栅氧化层（11）；在所述第二类型沟槽（4）上覆盖有绝缘介质层（12），在所述绝缘介质层（12）上覆盖有源极金属（13），所述源极金属（13）通过绝缘介质层（12）内的通孔与屏蔽栅多晶硅（5）电连接。4.根据权利要求3所述的一种屏蔽栅功率MOSFET器件，其特征在于：在所述第二导电类型阱区（15）内的上部设有第一导电类型源极区（16），在所述第一导电类型源极区（16）间设有金属接触孔，所述源极金属（13）填充在所述金属接触孔内，并与所述