沟槽功率器件及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115148587A(43)申请公布日2022.10.04(21)申请号202210761803.3(22)申请日2022.06.29(71)申请人上海华虹宏力半导体制造有限公司地址201203上海市浦东新区中国（上海）自由贸易试验区祖冲之路1399号(72)发明人梁肖刘宇郭国超(74)专利代理机构上海思微知识产权代理事务所(普通合伙)31237专利代理师周耀君(51)Int.Cl.H01L21/28(2006.01)H01L29/423(2006.01)权利要求书2页说明书6页附图6页(54)发明名称沟槽功率器件及其制造方法(57)摘要本发明提供一种沟槽功率器件及其制造方法，所述沟槽功率器件的制造方法包括：提供一衬底，包括器件单元区及电极连接区，并具有第一沟槽；形成隔离材料层，并以剩余的第一沟槽作为第二沟槽；形成屏蔽栅材料层；在第二沟槽中形成屏蔽栅，屏蔽栅具有平坦的顶面；在器件单元区的第一沟槽中形成控制栅结构。本发明中，通过形成具有平坦的顶面的屏蔽栅，从而可利用其平坦的顶面在后续形成控制栅结构的过程中防止控制栅材料层残留于屏蔽栅的顶面，进而减少或防止因在电极连接区引出屏蔽栅时因残留于屏蔽栅上的控制栅材料层与控制栅短路的风险。CN115148587ACN115148587A权利要求书1/2页1.一种沟槽功率器件的制造方法，其特征在于，包括：提供一衬底，所述衬底具有器件单元区及电极连接区，在所述器件单元区及所述电极连接区中形成有第一沟槽；形成隔离材料层覆盖所述第一沟槽的内壁及所述衬底的表面，并以剩余的所述第一沟槽作为第二沟槽；形成屏蔽栅材料层覆盖所述隔离材料层，并填充所述第二沟槽，所述屏蔽栅材料层在所述第二沟槽上方的表面呈内凹状；在所述第二沟槽中形成屏蔽栅，所述屏蔽栅具有平坦的顶面；以及，在所述器件单元区的第一沟槽中形成控制栅结构，所述控制栅结构位于所述屏蔽栅的两侧，并在所述电极连接区电性引出所述屏蔽栅。2.根据权利要求1所述的沟槽功率器件的制造方法，其特征在于，所述隔离材料层的材质包括氧化硅，所述屏蔽栅材料层的材质包括多晶硅。3.根据权利要求2所述的沟槽功率器件的制造方法，其特征在于，采用LPCVD工艺形成所述屏蔽栅材料层及所述隔离材料层。4.根据权利要求1所述的沟槽功率器件的制造方法，其特征在于，形成所述屏蔽栅的步骤包括：采用研磨工艺以去除部分厚度的所述屏蔽栅材料层，以使在所述第二沟槽上方的屏蔽栅材料层具有平坦的表面；采用干法蚀刻去除所述隔离材料层及所述第二沟槽上的屏蔽栅材料层，并以所述第二沟槽中剩余的屏蔽栅材料层作为所述屏蔽栅。5.根据权利要求4所述的沟槽功率器件的制造方法，其特征在于，所述研磨工艺为化学机械研磨工艺，并利用研磨时间控制所述研磨工艺去除所述屏蔽栅材料层的厚度。6.根据权利要求5所述的沟槽功率器件的制造方法，其特征在于，利用所述研磨工艺去除所述屏蔽栅材料层的厚度大于或等于0.3微米。7.根据权利要求1所述的沟槽功率器件的制造方法，其特征在于，形成所述控制栅结构的步骤包括：形成图形化的掩模层覆盖所述电极连接区；蚀刻所述器件单元区的隔离材料层，去除所述衬底上的隔离材料层，并在所述器件单元区的第一沟槽中形成两个所述第三沟槽，两个所述第三沟槽位于所述屏蔽栅的两侧；去除所述图形化的掩模层，并在所述第三沟槽中形成所述控制栅结构。8.根据权利要求7所述的沟槽功率器件的制造方法，其特征在于，形成所述控制栅结构的步骤包括：形成栅介质层，覆盖所述衬底的表面、所述第三沟槽的内壁以及所述屏蔽栅的顶面，位于所述屏蔽栅上的栅介质层呈平坦状；形成控制栅材料层，覆盖所述栅介质层的表面，并填充所述第三沟槽；蚀刻去除所述栅介质层上的控制栅材料层，以所述第三沟槽中剩余的控制栅材料层作为控制栅，且所述衬底的表面以及所述屏蔽栅上的栅介质层未残留所述控制栅材料层，所述第三沟槽中的栅介质层及控制栅构成所述控制栅结构。9.根据权利要求8所述的沟槽功率器件的制造方法，其特征在于，所述栅介质层的材质2CN115148587A权利要求书2/2页包括氧化硅，采用热氧化工艺形成所述栅介质层。10.一种沟槽功率器件，其特征在于，所述沟槽功率器件采用如权利要求1至9中任一项所述的沟槽功率器件的制造方法制造。3CN115148587A说明书1/6页沟槽功率器件及其制造方法技术领域[0001]本发明涉及半导体技术领域，特别涉及一种沟槽功率器件及其制造方法。背景技术[0002]为了缩小功率器件的尺寸，改善功率器件的性能，沟槽结构被引入到功率器件中，形成沟槽功率器件。其中，屏蔽栅沟槽结构因其具有电荷耦合效应，在传统沟槽功率器件垂直耗尽基础上引入水平耗尽层，将器件电场由三角形分布改为近似矩形分布。在采用相同掺杂浓度的