沟槽型功率器件的制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN114429906A(43)申请公布日2022.05.03(21)申请号202111648832.0(22)申请日2021.12.30(71)申请人杭州芯迈半导体技术有限公司地址310051浙江省杭州市滨江区西兴街道联慧街6号(72)发明人杨啸陈辉王加坤(74)专利代理机构北京成创同维知识产权代理有限公司11449代理人蔡纯(51)Int.Cl.H01L21/336(2006.01)H01L21/265(2006.01)H01L21/266(2006.01)H01L29/78(2006.01)权利要求书1页说明书6页附图9页(54)发明名称沟槽型功率器件的制造方法(57)摘要本申请公开了沟槽型功率器件的制造方法。所述制造方法包括：在半导体衬底上形成漂移区；在所述漂移区中形成第一沟槽和第二沟槽；在所述第一沟槽中形成栅叠层；采用第一离子注入，在所述漂移区中形成P型的阱区和掺杂区；以及采用第二离子注入，在所述阱区中形成N型的源区，其中，所述第一离子注入形成掺杂剂浓度随着深度逐渐减小的阱区，所述第二离子注入将所述阱区的上部反型以形成所述源区。该制造方法在公共的离子注入步骤中以自对准方式形成P型的阱区和掺杂区，不仅可以提高功率器件的性能，而且可以减少离子注入的工艺步骤和掩模数量，从而降低功率器件的制造成本。CN114429906ACN114429906A权利要求书1/1页1.一种沟槽型功率器件的制造方法，包括：在半导体衬底上形成漂移区；在所述漂移区中形成第一沟槽和第二沟槽；在所述第一沟槽中形成栅叠层；采用第一离子注入，在所述漂移区中形成P型的阱区和掺杂区；以及采用第二离子注入，在所述阱区中形成N型的源区，其中，所述第一离子注入形成掺杂剂浓度随着深度逐渐减小的阱区，所述第二离子注入将所述阱区的上部反型以形成所述源区。2.根据权利要求1所述的制造方法，其中，在所述第一离子注入中，使用所述栅叠层作为硬掩模，在所述第一沟槽和所述第二沟槽之间形成所述阱区，在所述第二沟槽的底部下方形成掺杂区。3.根据权利要求1所述的制造方法，其中，在所述第二离子注入中，使用所述栅叠层作为硬掩模，以及使用抗蚀剂掩模遮挡所述第二沟槽，在所述阱区的上部注入掺杂剂。4.根据权利要求1所述的制造方法，其中，所述半导体衬底、所述漂移区的掺杂类型为N型，所述半导体衬底作为功率晶体管的漏区。5.根据权利要求1所述的制造方法，还包括：在所述第二沟槽侧壁上形成肖特基金属，其中，所述肖特基金属与所述漂移区形成肖特基势垒二极管。6.根据权利要求5所述的制造方法，其中，形成肖特基金属的步骤包括：在所述第二沟槽中形成共形的第一金属层；以及采用各向异性蚀刻去除所述第一金属层位于所述第二沟槽的侧壁上部和底部的部分，其中，所述第一金属层保留在所述第二沟槽的侧壁下部的部分形成肖特基金属。7.根据权利要求6所述的制造方法，其中，在形成肖特基金属的步骤中，通过控制所述各向异性蚀刻的蚀刻时间，使得所述肖特基金属的顶端位于所述源区和所述漂移区之间。8.根据权利要求7所述的制造方法，在形成肖特基金属的步骤之后，还包括：在所述第二沟槽中形成共形的第二金属层；采用硅化工艺，将所述第二金属层的一部分反应生成硅化物；以及采用选择性的蚀刻工艺，相对于所述肖特基金属和所述硅化物去除所述第二金属层的未反应金属，其中，所述硅化物位于所述第二沟槽的侧壁上部的部分形成第一接触层，所述硅化物位于所述第二沟槽的侧壁底部的部分形成第二接触层。9.根据权利要求7所述的制造方法，在形成肖特基金属的步骤之后，还包括：在所述第二沟槽中填充导电材料以形成导电通道，用于提供所述源区和所述肖特基金属的电连接路径。2CN114429906A说明书1/6页沟槽型功率器件的制造方法技术领域[0001]本发明涉及半导体器件技术领域，更具体地，涉及一种沟槽型功率器件的制造方法。背景技术[0002]功率半导体器件亦称为电力电子器件，包括功率二极管、功率晶体管、晶闸管等。功率晶体管例如包括VDMOS(垂直双扩散金属氧化物半导体)场效应晶体管、LDMOS(横向扩散金属氧化物半导体)场效应晶体管以及IGBT(绝缘栅双极型晶体管)。在VDMOS场效应晶体管的基础上，进一步提出了沟槽型MOSFET，在沟槽中形成栅极导体和栅极电介质，在导通状态下，电流主要沿着沟槽侧壁的方向流动。[0003]在电路应用场景下，在功率晶体管的源极和漏极之间并联连接二极管，以提高功率晶体管的反向恢复能力。图1示出用于三相直流无刷电机的驱动电路的示意性电路图。该驱动电路包括功率晶体管S11至S13和S21至S23、二极管D11至D13和D21至D23、以及输入电容。功率晶体管S11至S13和S21至S23连接成全桥逆变