沟槽型功率器件的沟槽栅结构及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113517341A(43)申请公布日2021.10.19(21)申请号202010277890.6(22)申请日2020.04.10(71)申请人南京紫竹微电子有限公司地址210008江苏省南京市江北新区星火路17号创智大厦B座10C-A137室(72)发明人常虹(74)专利代理机构上海容慧专利代理事务所(普通合伙)31287代理人于晓菁(51)Int.Cl.H01L29/78(2006.01)H01L29/423(2006.01)H01L29/51(2006.01)H01L21/28(2006.01)权利要求书1页说明书5页附图9页(54)发明名称沟槽型功率器件的沟槽栅结构及其制造方法(57)摘要一种沟槽型功率器件的沟槽栅结构及其制造方法，在半导体基底的沟槽内底部的设有厚氧化层，沟槽侧壁形成沟槽型功率器件的栅氧化层，及在沟槽内沉积形成一个塞状多晶硅栅极，且在厚氧化层上方及多晶硅栅极下方设有第一限制部，及包覆第一限制部的第二限制部。透过第一限制部及第二限制部的存在，在后续工序中将保留第二限制部下方的厚氧化层，从而能降低工艺成本；能在更小深宽比的沟槽中形成良好的TBO(ThickBottomOxide)，从而能适用于各种深宽比的沟槽的TBO形成，从而具有较大的使用范围。CN113517341ACN113517341A权利要求书1/1页1.一种沟槽型功率器件的沟槽栅结构，其特征在于，在半导体基底的沟槽内底部的设有厚氧化层，沟槽侧壁形成沟槽型功率器件的栅氧化层，及在沟槽内沉积形成一个塞状多晶硅栅极，且在厚氧化层上方及多晶硅栅极下方设有第一限制部，及包覆第一限制部的第二限制部。2.根据权利要求1所述的沟槽型功率器件的沟槽栅结构，其特征在于，所述厚氧化层的厚度为工序中所需要的厚度。3.根据权利要求1所述的沟槽型功率器件的沟槽栅结构，其特征在于，所述第一限制部为氮化硅及氧化硅其中之一。4.根据权利要求1所述的沟槽型功率器件的沟槽栅结构，其特征在于，所述第二限制部为多晶硅。5.一种沟槽型功率器件的沟槽栅制造方法，其制造方法特征在于包括以下工序，在半导体基底内形成沟槽；在半导体基底上表面、沟槽内和沟槽侧壁生成二氧化硅形成的第一氧化层，第一氧化层在沟槽内底部的形成厚氧化层；在第一氧化层的表面透过沉积技术形成薄的多晶硅层；透过沉积技术将氮化硅层沉积以填充前述多晶硅层在沟槽中间留出间隙；透过蚀刻技术去除氮化硅层，且保留部分在沟槽中的氮化硅，形成一个塞状的第一限制部；透过干蚀刻技术去除前述多晶硅层，且保留包覆在第一限制部外的多晶硅形成第二限制部；随后对第一氧化层进行定时湿式蚀刻，藉由第一限制部及第二限制部的存在，保留第二限制部下方的厚氧化层；在半导体基底上表面及沟槽侧壁形成沟槽型功率器件的栅氧化层，及在沟槽内沉积形成一个塞状多晶硅栅极。6.根据权利要求5所述的沟槽型功率器件的沟槽栅制造方法，其特征在于，所述第一氧化层在沟槽内底部的形成厚氧化层的厚度为工序中所需要的厚度。7.根据权利要求5所述的沟槽型功率器件的沟槽栅制造方法，其特征在于，所述多晶硅层薄至在沟槽中间留出间隙。8.根据权利要求5所述的沟槽型功率器件的沟槽栅制造方法，其特征在于，进一步形成第一限制部的材料为氧化硅；其工序为透过沉积技术将氧化硅层沉积以填充前述多晶硅层在沟槽中间留出间隙，透过蚀刻技术去除氧化硅层，且保留部分在沟槽中的氧化硅，形成一个塞状的第一限制部。9.根据权利要求5所述的沟槽型功率器件的沟槽栅制造方法，其特征在于，所述第一限制部的高度大于第一氧化层的厚度。10.根据权利要求5所述的沟槽型功率器件的沟槽栅制造方法，其特征在于，所述第二限制部的高度大于第一氧化层的厚度。2CN113517341A说明书1/5页沟槽型功率器件的沟槽栅结构及其制造方法技术领域[0001]本发明涉及一种半导体集成电路制造方法，特别是涉及一种沟槽型功率器件的沟槽栅结构及其制造方法。背景技术[0002]半导体功率器件已经被广泛应用于汽车电子、开关电源以及工业控制器件等领域。特别是沟槽型功率器件，在制作沟槽型功率器件是，在沟槽底部需制作厚氧化层，目的是用来减小栅极底部的寄生电容，降低栅极漏极电荷(Qgd)，以提高开关特性和电学性能。现有技术中通常采用高密度等离子体化学气相淀积(HDPCVD)法制造沟槽底部厚氧化层，其步骤如下：形成沟槽，在沟槽底部沉积一定厚度的厚氧化层，把硅表面的厚氧化层磨掉，去掉沟槽侧壁的氧化层，留下底部氧化层，形成厚氧化层。[0003]又，半导体功率器件MOS晶体管中，栅结构包括栅氧化层和形成于栅氧化层表面的多晶硅栅，多晶硅栅通常覆盖沟道区并用于在沟道区表面形成连接源漏的沟道，为了提供栅的高控制性，一般要求较薄