基于IEEE1149.4的混合电路边界扫描测试系统的研究与设计的中期报告.docx

基于IEEE1149.4的混合电路边界扫描测试系统的研究与设计的中期报告
中期报告
一、项目背景
混合集成电路（HybridIntegratedCircuit,HIC）是由多种不同的功能芯片和元器件一体化制造而成，具有高密度、高性能、高可靠性等优点。边界扫描测试技术（BoundaryScanTest,BST）是一种针对集成电路进行测试的技术，通过在集成电路的边界上引入控制、数据信号，将测试数据从一个芯片传递到另一个芯片，实现对集成电路的全局测试。但是，由于混合集成电路的结构复杂、接口数量多，传统的边界扫描测试技术难以对其进行全面测试。因此，需要研究一种基于IEEE1149.4标准的混合电路边界扫描测试系统。
二、研究内容
1、对混合集成电路的原理和结构进行了深入研究，了解了混合集成电路的特点和测试需求。
2、对IEEE1149.4标准进行了研究，了解了该标准在混合电路测试中的应用。
3、设计了基于IEEE1149.4的混合电路边界扫描测试系统。该测试系统由测试控制器、测试寄存器和测试适配器三部分组成。其中，测试控制器采用XilinxVirtex-6FPGA实现，测试寄存器为HIC中的测试点，测试适配器用于将IEEE1149.4扫描链连接到HIC中的测试点上。
4、进行了系统的仿真和测试。通过设计的仿真实验，验证了测试系统的功能和性能。通过在实验室内制作混合电路样品，对测试系统进行了实际测试，验证了测试系统的可行性和稳定性。
三、进展情况
目前已完成了混合电路测试系统的设计和仿真实验，并对混合电路样品进行了初步测试。
下一步计划是完善测试系统的各个功能模块，进一步提高测试系统的稳定性和测试精度，并扩展测试系统的适用范围。
四、存在问题和解决方法
问题：测试系统在实际测试中出现了一些信号完整性和干扰等问题。
解决方法：使用高质量的测试适配器，加强电路的屏蔽和隔离，优化测试控制器的设计等方式，提高测试系统的抗干扰能力和可靠性。
问题：测试系统的测试速度较慢，无法满足实际测试需求。
解决方法：通过优化测试控制器的设计和增加测试适配器的数量等方式，提高测试系统的测试速度。同时，可引入多路测试的技术，进一步增强测试系统的测试效率。