一种集成电感的沟槽功率器件及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113644027A(43)申请公布日2021.11.12(21)申请号202110918977.1(22)申请日2021.08.11(71)申请人重庆万国半导体科技有限公司地址400700重庆市北碚区悦复大道288号(72)发明人梅兵赵毅石亮(74)专利代理机构上海精晟知识产权代理有限公司31253代理人赵海鹏(51)Int.Cl.H01L21/768(2006.01)H01L23/522(2006.01)H01L23/528(2006.01)权利要求书2页说明书5页附图7页(54)发明名称一种集成电感的沟槽功率器件及其制造方法(57)摘要本发明涉及功率器件半导体制造技术领域，公开了一种集成电感的沟槽功率器件的制造方法，包括如下步骤：A、元胞结构和集成电感的制备，B、接触孔的制备，C、电路链接层的制备，D、钝化层的制备；还公开了由上述制造方法得到的一种集成电感的沟槽功率器件。本发明，可以在沟槽功率器件制造的同时制造电感元件，由于没有增加掩模版和芯片面积，成本可控，集成电感的沟槽功率器件可以减少外接电感的使用，从而减小印刷电路板的使用面积，达到降低成本和设备小型化的目的。CN113644027ACN113644027A权利要求书1/2页1.一种集成电感的沟槽功率器件的制造方法，其特征在于，包括如下步骤：A、元胞结构和集成电感的制备；B、接触孔的制备；C、电路链接层的制备；D、钝化层的制备。2.根据权利要求1所述的一种集成电感的沟槽功率器件的制造方法，其特征在于，步骤A具体包括如下步骤：步骤S1、在硅衬底上采取化学气相淀积的方式生长外延层；步骤S2、在外延层上沉积二氧化硅薄膜作为沟槽蚀刻所需的掩膜；步骤S3、在掩膜上进行光刻胶旋涂，通过光刻机曝光将掩模版上沟槽图形定义在光刻胶上，从而形成三种沟槽；步骤S4、在掩膜上形成电路图形后，利用干法蚀刻将电路图形转移到硅衬底上，并通过湿法刻蚀，将光刻胶和掩膜去除掉；步骤S5、利用高温炉管热氧化工艺在沟槽的侧壁生长一层牺牲氧化层；步骤S6、通过湿法刻蚀，将牺牲氧化层去除，然后利用高温炉管热氧化工艺生长栅极氧化层；步骤S7、采用低压化学气相沉积方法在沟槽和硅衬底表面沉积一层多晶硅；步骤S8、利用化学机械研磨或干法蚀刻以去除沟槽以外的多晶硅；步骤S9、利用高温炉管热氧化工艺在硅衬底表面生长二氧化硅‑氮化硅‑二氧化硅复合型薄膜；步骤S10、采用低压化学气相沉积方法在二氧化硅‑氮化硅‑二氧化硅复合型薄膜表面沉积一层本征多晶硅；步骤S11、利用光刻工艺定义出ESD区域；步骤S12、利用干法蚀刻将ESD区域的电路图形转移到硅衬底上，随后一并去除掉不需要的二氧化硅‑氮化硅‑二氧化硅复合型薄膜和光刻胶；步骤S13、利用离子注入形成晶体管体区，然后用高温热退火对晶体管体区掺杂元素进行激活；步骤S14、利用光刻工艺同时定义出晶体管元胞源极区域，ESD二极管区域和互联栅极区域，并通过离子注入工艺同时对上述区域进行掺杂，随后去除掉光刻胶并通过高温热退火进行掺杂元素激活，最终得到元胞结构和集成电感。3.根据权利要求2所述的一种集成电感的沟槽功率器件的制造方法，其特征在于，步骤S1、S10和S13中，可以选择掺杂三价元素以制备P型器件或五价元素以制备N型器件，三价元素包括硼元素，所述五价元素包括砷、磷元素。4.根据权利要求2所述的一种集成电感的沟槽功率器件的制造方法，其特征在于，步骤S3中，三种沟槽包括元胞栅极、互联栅极沟槽和导线线圈沟槽。5.根据权利要求2所述的一种集成电感的沟槽功率器件的制造方法，其特征在于，步骤S5中，所述牺牲氧化层厚度为10‑100nm；步骤S6中，所述栅极氧化层厚度为10‑100nm；步骤S7中，所述多晶硅厚度为500‑1000nm；步骤S9中，所述二氧化硅‑氮化硅的厚度为100‑2000nm。2CN113644027A权利要求书2/2页6.根据权利要求2所述的一种集成电感的沟槽功率器件的制造方法，其特征在于，步骤S7中，在淀积的过程中掺杂五价元素或在栅极形成后进行离子注入掺杂三价元素；步骤S14中，离子注入的元素极性与S10中的掺杂元素极性相反。7.根据权利要求1所述的一种集成电感的沟槽功率器件的制造方法，其特征在于，步骤B具体包括如下步骤：步骤S15、利用化学气相淀积形成二氧化硅层间介质层；步骤S16、利用光刻工艺同时定义出源区沟槽接触孔、ESD二极管的两端接触孔、互联栅极接触孔和集成电感一端接触孔；步骤S17、利用干法蚀刻二氧化硅层间介质层，将步骤S16中形成的全部接触孔图形转移到硅衬底上。8.根据权利要求1所述的一种集成电感的沟槽功率器件的制造方法，其特征在于，步骤C具体包括如下步骤：步骤S18、利用离子注入