半导体存储器件和操作半导体存储器件的方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN114253759A(43)申请公布日2022.03.29(21)申请号202110871357.7(22)申请日2021.07.30(30)优先权数据10-2020-01225142020.09.22KR(71)申请人三星电子株式会社地址韩国京畿道(72)发明人金基兴车相彦金俊亨朴晟喆丁孝镇河庆洙(74)专利代理机构北京市立方律师事务所11330代理人李娜王凯霞(51)Int.Cl.G06F11/10(2006.01)权利要求书4页说明书17页附图22页(54)发明名称半导体存储器件和操作半导体存储器件的方法(57)摘要一种半导体存储器件包括存储单元阵列、纠错码(ECC)电路、故障地址寄存器、清理控制电路和控制逻辑电路。所述存储单元阵列包括多个存储单元行。所述清理控制电路基于对所述存储单元阵列执行的刷新操作产生清理地址。所述控制逻辑电路控制所述ECC电路，使得所述ECC电路对第一存储单元行中的多个子页面执行错误检测操作，以对错误发生数目进行计数，并基于所述错误发生数目判定是否纠正在其中检测到错误的码字。回写未纠正的码字或纠正后的码字，并且基于所述错误发生数目，可以将所述第一存储单元行的行地址作为行故障地址存储在所述故障地址寄存器中。CN114253759ACN114253759A权利要求书1/4页1.一种半导体存储器件，包括：存储单元阵列，所述存储单元阵列包括多个存储单元行，所述多个存储单元行均包括易失性存储单元；纠错码ECC电路；故障地址寄存器；清理控制电路，所述清理控制电路被配置为产生清理地址，所述清理地址用于对从所述多个存储单元行中选择的第一存储单元行的清理操作，其中，所述清理地址是基于对所述多个存储单元行执行的刷新操作而产生的；以及控制逻辑电路，所述控制逻辑电路被配置为控制所述ECC电路和所述清理控制电路，其中，所述控制逻辑电路进一步被配置为：控制所述ECC电路，使得所述ECC电路在所述清理操作的第一间隔期间，对所述第一存储单元行中的多个子页面执行错误检测操作，以对所述第一存储单元行中的错误发生数目进行计数；基于所述第一存储单元行中的所述错误发生数目，选择性地纠正在其中检测到错误的码字，得到纠正后的码字或未纠正的码字；在所述清理操作的第二间隔期间，回写所述纠正后的码字或所述未纠正的码字；和响应于所述第一存储单元行中的所述错误发生数目等于或大于参考值，将所述第一存储单元行的行地址作为行故障地址存储在所述故障地址寄存器中。2.根据权利要求1所述的半导体存储器件，其中，所述控制逻辑电路进一步被配置为：响应于所述第一存储单元行中的所述错误发生数目小于所述参考值，控制所述ECC电路将所述纠正后的码字回写在所述第一存储单元行中的相应子页面中。3.根据权利要求1所述的半导体存储器件，其中，所述控制逻辑电路进一步被配置为：响应于所述错误发生数目等于或大于所述参考值，控制所述ECC电路不纠正在其中检测到错误的码字，并将所述未纠正的码字回写在所述第一存储单元行中的相应子页面中。4.根据权利要求1所述的半导体存储器件，还包括：地址比较器，所述地址比较器被配置为：将来自所述半导体存储器件外部的源的访问地址与存储在所述故障地址寄存器中的行故障地址进行比较，并基于所述比较的结果向所述控制逻辑电路提供匹配信号。5.根据权利要求4所述的半导体存储器件，其中，所述控制逻辑电路还被配置为：当所述访问地址与读取命令相关联时并且当所述匹配信号指示所述访问地址与所述行故障地址匹配时，控制所述ECC电路跳过对由所述访问地址指定的存储单元行的ECC解码。6.根据权利要求4所述的半导体存储器件，其中，所述地址比较器进一步被配置为：通过处理所述访问地址和所述行故障地址中的每个地址的至少一些位来向所述控制逻辑电路提供所述匹配信号。7.根据权利要求1所述的半导体存储器件，其中，所述控制逻辑电路进一步被配置为：当所述第一存储单元行中的所述错误发生数目等于或大于K时，将所述第一存储单元行的所述行地址作为所述行故障地址存储在所述故障地址寄存器中，其中，K是等于或大于三的整数。8.根据权利要求1所述的半导体存储器件，其中，所述清理控制电路包括：2CN114253759A权利要求书2/4页计数器，所述计数器被配置为对刷新行地址进行计数并产生内部清理信号，其中，所述计数器进一步被配置为每当所述计数器计数了N个刷新行地址时激活所述内部清理信号，N是等于或大于二的整数；以及清理地址产生器，所述清理地址产生器被配置为响应于所述内部清理信号，产生与所述第一存储单元行的正常清理操作相关联的正常清理地址。9.根据权利要求8所述的半导体存储器件，其中，所述正常清理地址包括指定一个存储单元行的清理行地址和指定该一个存储单