半导体存储器件的制作方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN109003937A(43)申请公布日2018.12.14(21)申请号201710424142.4(22)申请日2017.06.07(71)申请人中芯国际集成电路制造（上海）有限公司地址201203上海市浦东新区张江路18号申请人中芯国际集成电路制造（北京）有限公司(72)发明人张永兴李晓波杨海玩(74)专利代理机构上海思微知识产权代理事务所(普通合伙)31237代理人屈蘅李时云(51)Int.Cl.H01L21/768(2006.01)H01L27/105(2006.01)H01L21/8239(2006.01)权利要求书2页说明书8页附图10页(54)发明名称半导体存储器件的制作方法(57)摘要本发明公开了一种半导体存储器件的制作方法，通过在介电层上形成第一图案，所述第一图案与第一通孔在所述基底厚度方向上的投影重合；在第二介质层上形成第二图案，第二图案暴露出外围电路区上的部分第二介质层，所述第二图案与第二通孔在所述基底厚度方向上的投影错开；然后，刻蚀第二介质层，保留第一图案侧壁和第二图案下方的第二介质层；接着，去除所述第一图案；最后，刻蚀介电层，直至暴露第一介质层，在介电层中形成用于定义位线位置的第一开口和第二开口，第一开口露出第一通孔，第二开口露出第二通孔。本发明通过调整刻蚀工艺的顺序，优化整个半导体存储器件的制作方法的流程，使得半导体存储器件的制作方法更加简化，降低生产成本。CN109003937ACN109003937A权利要求书1/2页1.一种半导体存储器件的制作方法，其特征在于，包括：提供一基底，在所述基底中设置有存储区和外围电路区；形成一第一介质层，所述第一介质层位于所述基底之上，在所述存储区之上的第一介质层中设置有第一通孔，在所述外围电路区之上的第一介质层中设置有第二通孔；形成一介电层和一位于所述介电层上的第一图案，所述介电层位于所述第一介质层上，所述第一图案与第一通孔在所述基底厚度方向上的投影重合；形成一第二介质层和一位于所述第二介质层上的第二图案，所述第二介质层覆盖所述第一图案和暴露出的所述介电层，所述第二图案暴露出所述外围电路区上的部分所述第二介质层，所述第二图案与第二通孔在所述基底厚度方向上的投影错开；刻蚀所述第二介质层，保留所述第一图案侧壁的第二介质层和所述第二图案下方的第二介质层；去除所述第一图案；刻蚀所述介电层，直至暴露所述第一介质层，在所述介电层中形成用于定义位线位置的第一开口和第二开口，所述第一开口露出所述第一通孔，所述第二开口露出所述第二通孔。2.如权利要求1所述的半导体存储器件的制作方法，其特征在于，在形成一介电层和一位于所述介电层上的第一图案，所述介电层位于所述第一介质层上，所述第一图案与第一通孔在所述基底厚度方向上的投影重合的步骤中包括：在所述第一介质层上依次形成所述介电层和第一掩模层；刻蚀所述第一掩模层，直至暴露所述介电层，形成所述第一图案。3.如权利要求2所述的半导体存储器件的制作方法，其特征在于，在刻蚀所述第一掩模层，直至暴露所述介电层，形成所述第一图案的步骤中包括：在所述第一掩模层上涂覆第一光阻层，在所述第一光阻层中形成第一光阻图案，所述第一光阻图案与第一通孔在所述基底厚度方向上的投影重合；以所述第一光阻图案为掩模，刻蚀所述第一掩模层，直至暴露所述介电层，形成所述第一图案。4.如权利要求2所述的半导体存储器件的制作方法，其特征在于，所述介电层包括自下至上依次形成在所述第一介质层上的氮化物层、低K介质层、第一氧化物层、氮化钛层和顶层氧化物层。5.如权利要求4所述的半导体存储器件的制作方法，其特征在于，在刻蚀所述第一掩模层，直至暴露所述介电层，形成所述第一图案的步骤中还包括去除部分所述顶层氧化物层，直至露出所述氮化钛层。6.如权利要求5所述的半导体存储器件的制作方法，其特征在于，在刻蚀所述介电层，直至暴露所述第一介质层，在所述介电层中形成用于定义位线位置的第一开口和第二开口，所述第一开口露出所述第一通孔，所述第二开口露出所述第二通孔的步骤中，包括依次刻蚀所述氮化钛层、第一氧化物层、低K介质层和氮化硅层，直至暴露出所述第一介质层。7.如权利要求2所述的半导体存储器件的制作方法，其特征在于，所述第一掩模层包括自下至上依次形成在所述介电层之上的第一有机材料层、第一低温氧化物层和第一抗反射涂层。2CN109003937A权利要求书2/2页8.如权利要求7所述的半导体存储器件的制作方法，其特征在于，所述第一有机材料层为第一无氮的碳层。9.如权利要求1所述的半导体存储器件的制作方法，其特征在于，在形成一第二介质层和一位于所述第二介质层上的第二图案，所述第二介质层覆盖所述第一图案和暴露出的所述介电层，所述第二图案暴