半导体存储器件及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN109037230A(43)申请公布日2018.12.18(21)申请号201810594700.6(22)申请日2018.06.11(30)优先权数据10-2017-00733902017.06.12KR10-2017-01468132017.11.06KR(71)申请人三星电子株式会社地址韩国京畿道(72)发明人黄盛珉任峻成赵恩锡(74)专利代理机构北京市柳沈律师事务所11105代理人张波(51)Int.Cl.H01L27/11582(2017.01)H01L25/065(2006.01)权利要求书3页说明书13页附图29页(54)发明名称半导体存储器件及其制造方法(57)摘要一种半导体存储器件包括第一半导体芯片和第二半导体芯片。第一半导体芯片和第二半导体芯片中的每个半导体芯片可以包括单元阵列区域和外围电路区域。单元阵列区域可以包括电极结构和竖直结构，该电极结构包括顺序地堆叠在体导电层上的电极，该竖直结构延伸穿过电极结构并连接到体导电层。外围电路区域可以包括体导电层上的残留衬底，并且外围晶体管位于该残留衬底上。第二半导体芯片的体导电层的底表面可以面向第一半导体芯片的体导电层的底表面。CN109037230ACN109037230A权利要求书1/3页1.一种半导体存储器件，包括：第一半导体芯片和第二半导体芯片，所述第一半导体芯片和所述第二半导体芯片中的每个半导体芯片包括：单元阵列区域，所述单元阵列区域包括：电极结构，其包括顺序堆叠在体导电层上的多个电极，和多个竖直结构，其延伸穿过电极结构并连接到体导电层，以及外围电路区域，所述外围电路区域包括：体导电层上的残留衬底，并且外围晶体管位于所述残留衬底上，其中，所述第二半导体芯片的体导电层的底表面面向所述第一半导体芯片的体导电层的底表面。2.如权利要求1所述的器件，其中，所述第一半导体芯片的体导电层电连接到所述第二半导体芯片的体导电层。3.如权利要求1所述的器件，其中，所述第一半导体芯片的体导电层的底表面与所述第二半导体芯片的体导电层的底表面直接接触。4.如权利要求1所述的器件，还包括：所述第一半导体芯片的体导电层与所述第二半导体芯片的体导电层之间的芯片间层。5.如权利要求4所述的器件，其中：所述芯片间层是导电层，并且所述第一半导体芯片的体导电层通过所述芯片间层电连接到所述第二半导体芯片的体导电层。6.如权利要求4所述的器件，其中，所述芯片间层是绝缘层。7.如权利要求1所述的器件，其中，所述残留衬底包括拾取杂质区域，所述拾取杂质区域电连接到体导电层，并且所述拾取杂质区域具有与体导电层共同的导电类型。8.如权利要求7所述的器件，其中：所述残留衬底包括在拾取杂质区域下方的开口，并且所述体导电层包括延伸到所述开口中的突出部分。9.如权利要求1所述的器件，其中，所述第一半导体芯片和所述第二半导体芯片中的每个半导体芯片还包括贯通电极，所述贯通电极在外围电路区域上并且延伸穿过所述半导体芯片的体导电层。10.如权利要求9所述的器件，其中，所述贯通电极延伸穿过残留衬底。11.如权利要求9所述的器件，其中，所述贯通电极与体导电层电隔离，并且所述第一半导体芯片和所述第二半导体芯片中的每个半导体芯片还包括在所述半导体芯片的贯通电极和所述半导体芯片的体导电层之间的隔离绝缘层。12.如权利要求9所述的器件，其中，所述第一半导体芯片的贯通电极的底表面与所述第二半导体芯片的贯通电极的底表面接触。13.如权利要求9所述的器件，其中，所述外围电路区域包括外围栅电极和外围接触件，并且所述贯通电极连接到外围栅电极或外围接触件。2CN109037230A权利要求书2/3页14.如权利要求1所述的器件，其中，所述体导电层在往垂直于半导体芯片的底表面延伸的方向上比残留衬底更薄。15.如权利要求1所述的器件，其中，所述残留衬底包括掩埋绝缘层和外围有源层，并且所述掩埋绝缘层从外围电路区域延伸到单元阵列区域。16.一种半导体存储器件，包括：第一半导体芯片和第二半导体芯片，所述第一半导体芯片和所述第二半导体芯片中的每个半导体芯片包括：单元阵列区域，所述单元阵列区域包括：电极结构，其包括顺序堆叠在体导电层上的多个电极，和多个竖直结构，其延伸穿过电极结构并连接到体导电层，以及外围电路区域，所述外围电路区域包括：体导电层上的残留衬底，并且所述残留衬底比体导电层更厚，其中，所述第二半导体芯片的底表面面向所述第一半导体芯片的底表面，并且所述第二半导体芯片的体导电层电连接到第一半导体芯片的体导电层。17.如权利要求16所述的器件，其中，所述体导电层包括多晶硅。18.如权利要求16所述的器件，还包括：在所述第一半导体芯片的体导电层和所述第二半导体芯片的体导电层之间的芯片