大板级扇出基板倒装芯片封装结构的制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113299569A(43)申请公布日2021.08.24(21)申请号202110656394.6H01L23/31(2006.01)(22)申请日2021.06.11H01L23/488(2006.01)H01L23/49(2006.01)(71)申请人广东佛智芯微电子技术研究有限公H01L23/498(2006.01)司H01L23/52(2006.01)地址528225广东省佛山市南海区狮山镇南海软件科技园内佛高科技智库中心A座科研楼A107室申请人广东芯华微电子技术有限公司(72)发明人崔成强成海涛杨斌(74)专利代理机构广州鼎贤知识产权代理有限公司44502代理人刘莉梅(51)Int.Cl.H01L21/56(2006.01)H01L21/60(2006.01)权利要求书2页说明书8页附图9页(54)发明名称大板级扇出基板倒装芯片封装结构的制备方法(57)摘要本发明公开一种大板级扇出基板倒装芯片封装结构的制备方法，包括：提供载板，在载板的一侧制作第一重布线层；在第一重布线层上制作传输层，并在传输层上制作第二重布线层；提供ASIC芯片和滤波元件，将ASIC芯片和滤波元件倒装于第二重布线层上并进行塑封；对塑封层进行开孔处理，形成第一盲孔和第二盲孔；在第一盲孔内制作第一导电柱，在第二盲孔内制作第二导电柱，在塑封层的表面制作第三重布线层；拆除载板，将传感器芯片的I/O接口与第一重布线层电性连接。本发明将芯片倒装于重布线层，倒装芯片与重布线层的连接强度更高，并且芯片倒装后再进行塑封的方式更为稳定，避免塑封层产生翘曲和高热应力，产品的良率更高。CN113299569ACN113299569A权利要求书1/2页1.一种大板级扇出基板倒装芯片封装结构的制备方法，其特征在于，包括以下步骤：S10、提供载板，在所述载板的一侧制作第一重布线层；S20、在所述第一重布线层上制作传输层，并在所述传输层上制作与所述第一重布线层电性连接的第二重布线层；S30、提供ASIC芯片和滤波元件，将所述ASIC芯片和所述滤波元件倒装于所述第二重布线层上并进行塑封，形成塑封层；S40、对所述塑封层进行开孔处理，形成位于所述ASIC芯片和所述滤波元件之间的第一盲孔以及位于所述滤波元件远离所述ASIC芯片一侧的第二盲孔，并使所述第一盲孔、所述第二盲孔延伸至所述第二重布线层；S50、在所述第一盲孔内制作第一导电柱，在所述第二盲孔内制作第二导电柱，在所述塑封层的表面制作通过所述第一导电柱和所述第二导电柱与所述第二重布线层电性连接的第三重布线层；S60、拆除载板，并提供传感器芯片，将所述传感器芯片的I/O接口与所述第一重布线层电性连接。2.根据权利要求1所述的大板级扇出基板倒装芯片封装结构的制备方法，其特征在于，步骤S30具体包括：S30a、提供ASIC芯片和滤波元件，将所述ASIC芯片和所述滤波元件的I/O接口涂上金属膏体，然后倒装于所述第二重布线层上；S30b、采用激光由载板远离所述第二重布线层的一侧进行烧结，使所述ASIC芯片和所述滤波元件固定于所述第二重布线层上；S30c、采用塑封材料对所述ASIC芯片和所述滤波元件进行塑封，形成塑封层。3.根据权利要求2所述的大板级扇出基板倒装芯片封装结构的制备方法，其特征在于，步骤S20具体包括：S20a、提供介电层，将所述介电层贴附于所述第一重布线层上；S20b、对所述介电层进行激光钻孔，使所述介电层沿其厚度方向形成过孔，以供所述第一重布线层外露；S20c、通过真空溅射在所述介电层和所述过孔内形成第二种子层，所述介电层和所述第二种子层组成所述传输层；S20d、提供第二感光干膜，将所述第二感光干膜贴附于所述传输层上；S20e、通过曝光、显影处理，在所述第二感光干膜上形成通孔和使所述传输层外露于所述第二感光干膜的通孔的第二图形化孔；S20f、进行电镀处理，在所述过孔内形成与所述第一重布线层电性连接的第三导电柱，在所述介电层上形成与所述第三导电柱电性连接的第二重布线层；S20g、去除残留的所述第二感光干膜；S20h、提供蚀刻液，采用所述蚀刻液对所述第二感光干膜被去除后外露的第二种子层进行蚀刻处理，以去除所述第二种子层。4.根据权利要求3所述的大板级扇出基板倒装芯片封装结构的制备方法，其特征在于，步骤S50具体包括：S50a、通过真空溅射在所述塑封层的表面、所述第一盲孔以及所述第二盲孔的孔壁制2CN113299569A权利要求书2/2页作形成第三种子层；S50b、提供第三感光干膜，将所述第三感光干膜贴附于所述第三种子层上；S50c、通过曝光、显影处理，在所述第三感光干膜上形成通孔和使所述塑封层外露于所述第三感光干膜的通孔的第三图形化孔；S50d、进行