高密度互连印刷电路板的制造顺序及高密度互连印刷电路板.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN114342569A(43)申请公布日2022.04.12(21)申请号202080057850.9S·兰普雷希特K-J·马泰加特(22)申请日2020.08.19(74)专利代理机构北京律盟知识产权代理有限(30)优先权数据责任公司1128719192262.42019.08.19EP代理人林斯凯(85)PCT国际申请进入国家阶段日(51)Int.Cl.2022.02.16H05K1/11(2006.01)H05K3/42(2006.01)(86)PCT国际申请的申请数据PCT/EP2020/0731852020.08.19(87)PCT国际申请的公布数据WO2021/032775EN2021.02.25(71)申请人德国艾托特克有限两合公司地址德国柏林(72)发明人A·厄兹柯克B·雷恩特斯M·厄兹柯克M·米尔科维奇M·尤克哈尼斯H·布吕格曼权利要求书3页说明书12页附图15页(54)发明名称个盲微通孔的铜内密封件，分别在所述格栅结构高密度互连印刷电路板的制造顺序及高密的所述内表面的所述非铜导电层上或所述铜层度互连印刷电路板上及在所述非铜导电层或所述铜层的剩余外围(57)摘要表面上电沉积铜嵌体；e)移除所述遮蔽膜；及f)本发明涉及一种制备包含用铜填充的穿孔在一个步骤中在所述盲微通孔中，分别在所述铜及/或格栅结构的高密度互连印刷电路板(HDI嵌体及在所述第一铜层上电沉积铜填充物。PCB)或IC衬底的方法，其包括以下步骤：a)提供多层衬底，所述多层衬底包括(i)绝缘核心层，其具有外围表面，或(i')堆叠组合件，其包括嵌入于两个导电夹层之间的绝缘核心层及附接于所述导电夹层上且具有外围表面的至少一个外绝缘层，(ii)任选覆盖层，其覆盖所述外围表面，及(iii)至少一个穿孔，其延伸穿过所述多层衬底的所有层；及格栅结构，其具有延伸穿过所述任选覆盖层且部分延伸于所述绝缘核心层中或延伸穿过至少所述任选覆盖层及所述外绝缘层中的至少一者的多个狭槽；b)在所述格栅结构的内表面上，分别在所述覆盖层上及在所述穿孔的内表面上形成非铜导电层或铜层；c)在所述非铜导电层上或在所述铜层上形成图案化遮蔽膜；d)在CN114342569A一个步骤中在所述穿孔内部电沉积足以形成两CN114342569A权利要求书1/3页1.一种制备包含用铜填充的穿孔及/或格栅结构的高密度互连印刷电路板(HDIPCB)或IC衬底的方法，所述方法包括以下步骤：a)提供多层衬底(10)，其包括(i)绝缘核心层(12)，其具有外围表面，或(i')堆叠组合件，其包括嵌入于两个导电夹层(14)之间的绝缘核心层(12)及附接于所述导电夹层(14)上且具有外围表面的至少一个外绝缘层(13)，(ii)任选覆盖层(16)，其覆盖所述外围表面，及(iii)至少一个穿孔(20)，其延伸穿过所述多层衬底(10)的所有层，及/或格栅结构(30、32)，其具有延伸穿过所述任选覆盖层(16)且部分延伸于所述绝缘核心层(12)中或延伸穿过至少所述任选覆盖层(16)及所述外绝缘层(13)中的至少一者的多个狭槽(36)；b)在所述格栅结构(30、32)的内表面上，分别在所述覆盖层(16)上及在所述穿孔(20)的内表面(22)上形成非铜导电层(40)或铜层(40)；c)在所述非铜导电层(40)上或在所述铜层(40)上形成图案化遮蔽膜(50)；d)在一个步骤中在所述穿孔(20)内部电沉积足以形成两个盲微通孔(64)的铜内密封件(62)，分别在所述格栅结构(30、32)的所述内表面的所述非铜导电层(40)上或所述铜层(40)上电沉积铜嵌体(66)及在所述非铜导电层(40)或所述铜层(40)的剩余外围表面上电沉积第一铜层(60)；e)移除所述遮蔽膜(50)；及f)在一个步骤中在所述盲微通孔(64)中，分别所述铜嵌体(66)及在所述第一铜层(60)上电沉积铜填充物(70)。2.根据权利要求1所述的方法，其中所述穿孔(20)具有在从30μm到1000μm的范围内的直径及/或所述多个狭槽(36)具有在从30μm到300μm的范围内的直径。3.根据权利要求1或2所述的方法，其中步骤b)的所述非铜导电层(40)优选选自由以下各者组成的群组：金属或金属合金层；导电金属氧化物层；由石墨、石墨炔、石墨二炔制成的碳层；有机层。4.根据前述权利要求中任一权利要求所述的方法，其中所述非铜导电层(40)是由以下中的一或多者形成：无电镀敷工艺、无电沉积工艺、物理沉积工艺、化学气相沉积工艺或等离子体增强型化学气相沉积工艺。5.根据前述权利要求中任一权利要求所述的方法，其中在所述穿孔(20)内部电沉积所述铜内密封件(62)及电沉积第一铜层(60)的步骤d)包含将所述多层衬底(1