一种半导体互连结构.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN108565255A(43)申请公布日2018.09.21(21)申请号201810309344.9(22)申请日2018.04.09(71)申请人庄清梅地址261061山东省潍坊市东风东街5147号潍坊学院(72)发明人庄清梅(74)专利代理机构石家庄君联专利代理事务所(特殊普通合伙)13125代理人赵立军(51)Int.Cl.H01L23/528(2006.01)H01L23/538(2006.01)权利要求书1页说明书3页附图1页(54)发明名称一种半导体互连结构(57)摘要本发明提供了一种半导体互连结构，本发明利用厚度较大且硬度较大的金属块进行上方的通孔的承载，防止塌陷；上方的第二和第三通孔与下方的插塞位置不对应，进一步防止塌陷的产生；此外，厚金属块可以作为互连结构使用，其侧面可以独立承当电连接功能，实现了即使是更多芯片需要电互连时，也无需更大的金属块上表面面积。CN108565255ACN108565255A权利要求书1/1页1.一种半导体互连结构，其包括：芯片衬底，所述衬底上至少包括第一芯片、第二芯片以及第一芯片和第二芯片之间的沟槽隔离结构，所述沟槽隔离结构的顶面与所述芯片衬底的上表面齐平；金属块，其具有中心位置的过孔和过孔周围的硬质金属区，位于所述芯片衬底的所述上表面且所述沟槽隔离结构的多个边被所述金属块的硬质金属区所完全覆盖；导电插塞，所述导电插塞具有贯穿所述芯片衬底和所述过孔的柱状部和位于所述柱状部上方的帽部，所述帽部覆盖所述硬质金属区的第一部分且露出硬质金属区的环绕所述第一部分的第二部分；绝缘层，覆盖所述上表面；以及第一通孔、第二通孔、第三通孔、再分布层和焊盘，所述第一通孔电连接于所述第一芯片且通过所述再分布层和所述第二通孔电连接于所述金属块，所述焊盘通过所述第三通孔电连接于所述金属块，并且，所述再分布层以及所述焊盘与所述金属块在所述上表面的投影至少在所述第二部分部分地重叠，所述第二通孔和所述第三通孔均位于重叠区域内；布线层，所述布线层沉积在所述上表面上，所述布线层物理接触所述金属块的侧面部分且电连接所述第二芯片。2.根据权利要求1所述的半导体互连结构，其特征在于：所述第一芯片和第二芯片为在所述芯片衬底上直接形成的芯片。3.根据权利要求1所述的半导体互连结构，其特征在于：所述金属块的厚度大于所述布线层的厚度。4.根据权利要求1所述的半导体互连结构，其特征在于：所述金属块为W、Co、Mo中的至少一种与WC、TiC中的至少一种的合金。5.根据权利要求1所述的半导体互连结构，其特征在于：所述第三通孔为多个，且所述多个第三通孔均连接于同一焊盘。6.根据权利要求1所述的半导体互连结构，其特征在于：所述导电插塞的材质为铜、Al、Au等。7.根据权利要求1所述的半导体互连结构，其特征在于：所述第二通孔与所述第三通孔间隔所述帽部分布。2CN108565255A说明书1/3页一种半导体互连结构技术领域[0001]本发明涉及半导体器件制造领域，具体涉及一种半导体互连结构。背景技术[0002]在衬底或者晶圆上形成芯片后，需要后续的钻孔、芯片间互连等步骤。例如图1，在将衬底1上的芯片通过再分布层与焊盘4电连接后，其需要在焊盘4上的绝缘层2内形成通孔5以实现衬底1上方的导电引出端子，同时也需要形成在焊盘4下方的过孔3，由于过孔3的存在，会导致焊盘4向下凹陷，同时导致上方通孔5的电连接的不良或者产生如凹陷5的缺陷位置，这是不利于后续的封装的。因此，需要一种能够防止凹陷产生的互连方式，同时解决多芯片在晶圆级时就进行电互连的灵活设计。发明内容[0003]基于解决上述问题，本发明提供了一种半导体互连结构，其包括：[0004]芯片衬底，所述衬底上至少包括第一芯片、第二芯片以及第一芯片和第二芯片之间的沟槽隔离结构，所述沟槽隔离结构的顶面与所述芯片衬底的上表面齐平；[0005]金属块，其具有中心位置的过孔和过孔周围的硬质金属区，位于所述芯片衬底的所述上表面且所述沟槽隔离结构的多个边被所述金属块的硬质金属区所完全覆盖；[0006]导电插塞，所述导电插塞具有贯穿所述芯片衬底和所述过孔的柱状部和位于所述柱状部上方的帽部，所述帽部覆盖所述硬质金属区的第一部分且露出硬质金属区的环绕所述第一部分的第二部分；[0007]绝缘层，覆盖所述上表面；以及[0008]第一通孔、第二通孔、第三通孔、再分布层和焊盘，所述第一通孔电连接于所述第一芯片且通过所述再分布层和所述第二通孔电连接于所述金属块，所述焊盘通过所述第三通孔电连接于所述金属块，并且，所述再分布层以及所述焊盘与所述金属块在所述上表面的投影至少在所述第二部分部分地重叠，所述第二通孔和所述第三通孔均位于重叠区域内；[0009]布线层，所