集成电路芯片以及用于形成集成电路芯片的方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113314459A(43)申请公布日2021.08.27(21)申请号202011633256.8(22)申请日2020.12.31(30)优先权数据62/981,6842020.02.26US16/936,6542020.07.23US(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹(72)发明人王云翔蔡俊琳余俊磊陈柏智(74)专利代理机构北京德恒律治知识产权代理有限公司11409代理人章社杲李伟(51)Int.Cl.H01L21/768(2006.01)H01L23/528(2006.01)权利要求书2页说明书16页附图17页(54)发明名称集成电路芯片以及用于形成集成电路芯片的方法(57)摘要本申请的各种实施例针对包括前段制程(FEOL)衬底上半导体贯通孔(TSV)的集成电路(IC)芯片以及用于形成该IC芯片的方法。在一些实施例中，半导体层位于衬底上。半导体层可以例如是或包括III‑V族半导体和/或一些其他合适的半导体。半导体器件位于半导体层上，并且FEOL层位于半导体器件上。FEOLTSV在IC芯片的外围处延伸穿过FEOL层和半导体层至衬底。金属间介电(IMD)层位于FEOLTSV和FEOL层上，并且引线和通孔的交替堆叠件位于IMD层中。CN113314459ACN113314459A权利要求书1/2页1.一种集成电路芯片，包括：衬底；半导体层，位于所述衬底上；前段制程层，位于所述半导体层上；贯通孔，在所述集成电路芯片的外围处延伸贯穿所述前段制程层和所述半导体层至所述衬底；以及引线和通孔的交替堆叠件，位于所述贯通孔上方。2.根据权利要求1所述的集成电路芯片，还包括：位于所述前段制程层上且位于所述交替堆叠件下的层间介电层，其中，所述层间介电层具有延伸穿过所述半导体层至所述衬底并且部分地限定所述贯通孔的部分。3.根据权利要求1所述的集成电路芯片，其中，所述贯通孔是电介质。4.根据权利要求1所述的集成电路芯片，还包括：半导体器件，位于所述半导体层上，其中，所述贯通孔沿所述集成电路芯片的外围在闭合路径中延伸以围绕所述半导体器件。5.根据权利要求1所述的集成电路芯片，其中，所述交替堆叠件限定导电密封结构，所述导电密封结构沿所述集成电路芯片的外围在闭合路径中延伸，并且其中，所述贯通孔位于所述集成电路芯片的最外侧壁与所述导电密封结构之间。6.根据权利要求1所述的集成电路芯片，还包括：层间介电层，位于所述前段制程层和所述贯通孔上并且还位于所述交替堆叠件下，其中，所述层间介电层独立于所述贯通孔。7.根据权利要求1所述的集成电路芯片，其中，所述贯通孔是导电的。8.根据权利要求1所述的集成电路芯片，其中，所述贯通孔的顶部布局是线形的并且在所述集成电路芯片的外围处位于所述集成电路芯片的单侧。9.一种集成电路芯片，包括：衬底；半导体层，位于所述衬底上；半导体器件，位于所述半导体层上；互连结构，位于所述半导体器件上；接触件，从所述互连结构延伸至所述半导体器件；以及贯通孔，延伸穿过所述半导体层至所述衬底，并且具有与所述接触件的顶面大约平齐或相对于所述接触件的顶面凹陷的顶面。10.一种用于形成集成电路芯片的方法，所述方法包括：在衬底上方沉积半导体层；在所述半导体层上形成半导体器件；在所述半导体器件上方形成前段制程层；图案化所述前段制程层和所述半导体层以在所述集成电路芯片的外围处形成延伸穿过所述前段制程层和所述半导体层至所述衬底的沟槽；用电介质和/或导电材料填充所述沟槽以形成贯通孔；以及在所述贯通孔和所述前段制程层上方形成金属间介电层，同时在所述金属间介电层中2CN113314459A权利要求书2/2页形成引线和通孔的交替堆叠件。3CN113314459A说明书1/16页集成电路芯片以及用于形成集成电路芯片的方法技术领域[0001]本申请的实施例涉及集成电路芯片以及用于形成集成电路芯片的方法。背景技术[0002]在过去的几十年中，基于硅的半导体器件一直是标准。然而，基于替代材料的半导体器件由于其优于基于硅的半导体器件的优点而受到越来越多的关注。例如，与基于硅的半导体器件相比，由于高电子迁移率和宽带隙，基于氮化镓(例如，GaN)和其他III‑V族半导体材料的半导体器件受到了越来越多的关注。如此高的电子迁移率和宽带隙允许改进的性能和高温应用。发明内容[0003]根据本申请的一个实施例，提供了一种集成电路(IC)芯片，包括：衬底；半导体层，位于衬底上；前段制程(FEOL)层，位于半导体层上；贯通孔，在IC芯片的外围处延伸贯穿FEOL层和半导体层至衬底；以及引线和通孔的交替堆叠件，位于贯通孔上方。[0004]根据本申请的另一个实施例，提供了一种集成电路(IC)芯片，包括：