半导体器件及其制作方法以及CMOS图像传感器.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115911072A(43)申请公布日2023.04.04(21)申请号202310006625.8(22)申请日2023.01.04(71)申请人湖北江城芯片中试服务有限公司地址430000湖北省武汉市武汉东湖新技术开发区光谷一路227号3号楼3号（自贸区武汉片区）(72)发明人李赟王逸群孙远(74)专利代理机构北京派特恩知识产权代理有限公司11270专利代理师胡亮王黎延(51)Int.Cl.H01L27/146(2006.01)权利要求书2页说明书11页附图11页(54)发明名称半导体器件及其制作方法以及CMOS图像传感器(57)摘要本公开实施例公开了一种半导体器件及其制作方法，所述半导体器件包括：半导体层；第一二极管，位于所述半导体层中；所述第一二极管包括第一掺杂区和第二掺杂区，所述第二掺杂区位于所述第一掺杂区之上；隔离结构，位于所述半导体层中，位于所述第一二极管的一侧；浮置区，位于所述半导体层中，且位于所述隔离结构上；所述浮置区的掺杂类型与所述第一掺杂区相同；缓冲区，位于所述浮置区与所述隔离结构之间，所述缓冲区的掺杂类型与所述浮置区的掺杂类型相反；其中，所述浮置区与所述第一掺杂区电隔离。CN115911072ACN115911072A权利要求书1/2页1.一种半导体器件，其特征在于，包括：半导体层；第一二极管，位于所述半导体层中；所述第一二极管包括第一掺杂区和第二掺杂区，所述第二掺杂区位于所述第一掺杂区之上；隔离结构，位于所述半导体层中，位于所述第一二极管的一侧；浮置区，位于所述半导体层中，且位于所述隔离结构上；所述浮置区的掺杂类型与所述第一掺杂区相同；缓冲区，位于所述浮置区与所述隔离结构之间，所述缓冲区的掺杂类型与所述浮置区的掺杂类型相反；其中，所述浮置区与所述第一掺杂区电隔离。2.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：第二二极管，位于所述半导体层中，所述第二二极管包括第三掺杂区和第四掺杂区，所述第四掺杂区位于所述第三掺杂区上；所述隔离结构位于所述第三掺杂区和所述第一掺杂区之间；所述浮置区位于所述第一掺杂区和所述第三掺杂区之间，所述缓冲区位于所述第一掺杂区和所述第三掺杂区之间；所述第三掺杂区的掺杂类型与所述第一掺杂区的掺杂类型相同，所述浮置区与所述第三掺杂区电隔离。3.根据权利要求2所述的半导体器件，其特征在于，所述浮置区的底表面高于所述第一掺杂区的顶表面，所述浮置区的底表面高于所述第三掺杂区的顶表面。4.根据权利要求1至3任一项所述的半导体器件，其特征在于，所述浮置区包括第一子区和第二子区，所述第二子区位于所述第一子区上，所述第二子区的掺杂浓度大于所述第一子区的掺杂浓度。5.根据权利要求2所述的半导体器件，其特征在于，所述半导体器件还包括：介电层，位于所述半导体层上；第一控制栅，位于所述介电层之上，且至少覆盖所述第二掺杂区与所述浮置区之间的区域；第二控制栅，位于所述介电层之上，且至少覆盖所述第四掺杂区与所述浮置区之间的区域。6.根据权利要求2所述的半导体器件，其特征在于，所述浮置区与所述第二掺杂区接触，所述浮置区与所述第四掺杂区接触。7.根据权利要求1所述的半导体器件，其特征在于，所述半导体层的掺杂类型与所述第二掺杂区的掺杂类型相同。8.一种CMOS图像传感器，其特征在于，包括：权利要求1所述的半导体器件。9.一种半导体器件的制作方法，其特征在于，包括：提供半导体层；对所述半导体层进行第一掺杂以形成隔离结构；对隔离结构一侧的所述半导体层进行第二掺杂，以形成第一掺杂区；对所述第一掺杂区上的所述半导体层进行第三掺杂，以形成第二掺杂区；其中，所述第一掺杂区和所述第二掺杂区构成第一二极管；对所述隔离结构上的所述半导体层进行第四掺杂以形成缓冲区；2CN115911072A权利要求书2/2页对所述缓冲区上的所述半导体层进行第五掺杂以形成浮置区；其中，所述浮置区的掺杂类型与所述缓冲区的掺杂类型相反，所述浮置区的掺杂类型与所述第一掺杂区的掺杂类型相同，所述浮置区与所述第一掺杂区电隔离。10.根据权利要求9所述的制作方法，其特征在于，所述对隔离结构一侧的所述半导体层进行第二掺杂还包括：对所述隔离结构的另一侧进行所述第二掺杂，以形成第三掺杂区；所述隔离结构在所述第三掺杂区和所述第一掺杂区之间；所述第三掺杂区的掺杂类型与所述第一掺杂区的掺杂类型相同；所述对所述第一掺杂区上的所述半导体层进行第三掺杂还包括：对所述第三掺杂区上的所述半导体层进行所述第三掺杂，以形成第四掺杂区；其中，所述隔离结构位于所述第三掺杂区和所述第一掺杂区之间；所述浮置区位于所述第一掺杂区和所述第三掺杂区之间，所述缓冲区位于所述第一掺杂区和所述第三掺杂区之间；所述第三掺杂区的掺杂