半导体器件的制作方法以及半导体器件.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115832020A(43)申请公布日2023.03.21(21)申请号202211448320.4H01L29/423(2006.01)(22)申请日2022.11.18H01L21/762(2006.01)(71)申请人广东省大湾区集成电路与系统应用研究院地址510535广东省广州市广州开发区开源大道136号A栋申请人锐立平芯微电子（广州）有限责任公司(72)发明人许滨滨叶甜春李彬鸿罗军许静嵇彤(74)专利代理机构北京康信知识产权代理有限责任公司11240专利代理师王晓玲(51)Int.Cl.H01L29/40(2006.01)权利要求书2页说明书8页附图4页(54)发明名称半导体器件的制作方法以及半导体器件(57)摘要本申请提供了一种半导体器件的制作方法，该方法包括：首先，提供第一基底以及第二基底，第二基底包括第二衬底层，第一基底包括依次层叠的第一衬底层、第一预备顶层硅层以及埋氧层，第一基底还包括沟槽，沟槽从埋氧层贯穿至第一预备顶层硅层中；然后，以埋氧层以及第二衬底层作为键合界面，对第一基底以及第二基底进行键合，并去除第一衬底层，得到初始半导体器件；最后，采用GAA技术处理初始半导体器件，得到最终半导体器件。沟槽从埋氧层贯穿至第一预备顶层硅层中，且在键合之前可以控制沟槽的位置以及形状，保证了可以在形成GAA结构之前获得形貌规则的第一沟槽，保证了采用GAA技术处理后得到的最终半导体器件的可靠性以及性能较高。CN115832020ACN115832020A权利要求书1/2页1.一种半导体器件的制作方法，其特征在于，所述方法包括：提供第一基底以及第二基底，所述第二基底包括第二衬底层，所述第一基底包括依次层叠的第一衬底层、第一预备顶层硅层以及埋氧层，所述第一基底还包括沟槽，所述沟槽从所述埋氧层贯穿至所述第一预备顶层硅层中；以所述埋氧层以及所述第二衬底层作为键合界面，对所述第一基底以及所述第二基底进行键合，并去除所述第一衬底层，得到初始半导体器件；采用GAA技术处理所述初始半导体器件，得到最终半导体器件。2.根据权利要求1所述的方法，其特征在于，采用GAA技术处理所述初始半导体器件，包括：去除部分所述第一预备顶层硅层，剩余的所述第一预备顶层硅层形成顶层硅层，所述顶层硅层包括多个顶层硅部以及至少一个纳米线，各所述顶层硅部分别位于所述沟槽两侧的所述埋氧层上，所述纳米线的两端与位于所述沟槽两侧的两个所述顶层硅部分别接触，且所述纳米线位于所述沟槽的远离所述第二衬底层的一侧；在所述沟槽内、所述埋氧层的部分裸露表面以及所述纳米线的部分裸露表面上形成栅极结构，所述栅极结构包围部分所述纳米线的侧表面。3.根据权利要求2所述的方法，其特征在于，在所述沟槽内、所述埋氧层的部分裸露表面以及所述纳米线的部分裸露表面上形成栅极结构之后，所述方法还包括：对多个所述顶层硅部分别进行氧化以及离子注入，以得到漏极和源级；对裸露的所述纳米线进行离子注入，形成LDD结构。4.根据权利要求2所述的方法，其特征在于，去除部分所述第一预备顶层硅层，剩余的所述第一预备顶层硅层形成顶层硅层，包括：使用电子束光刻以及反应离子刻蚀工艺去除部分所述第一预备顶层硅层，得到所述顶层硅层。5.根据权利要求1所述的方法，其特征在于，提供第一基底，包括：提供第一预备基底，所述第一预备基底包括所述第一衬底层、第二预备顶层硅层以及预备埋氧层，所述第一衬底层以及所述第二预备顶层硅层依次层叠，所述预备埋氧层覆盖所述第一衬底层以及所述第二预备顶层硅层的所有裸露表面；去除部分的所述第二预备顶层硅层以及部分的所述预备埋氧层，形成贯穿部分所述预备埋氧层至所述第二预备顶层硅层中的多个所述沟槽，且使得剩余的所述预备埋氧层只位于所述第二预备顶层硅层的远离所述第一衬底层的表面上，剩余的所述预备埋氧层形成所述埋氧层，剩余的所述第二预备顶层硅层形成所述第一预备顶层硅层，得到所述第一基底。6.根据权利要求5所述的方法，其特征在于，提供第一预备基底，包括：提供硅片；对所述硅片的所有裸露表面进行氧化，形成所述预备埋氧层，剩余的所述硅片形成第一预备衬底层；使用离子注入工艺在所述第一预备衬底层中形成所述第二预备顶层硅层，剩余的所述第一预备衬底层形成所述第一衬底层，得到所述第一预备基底。7.根据权利要求1所述的方法，其特征在于，在对所述第一基底以及所述第二基底进行键合之后，所述方法还包括：2CN115832020A权利要求书2/2页使用研磨以及抛光工艺去除所述第一衬底层；刻蚀去除部分所述第一预备顶层硅层，使得剩余的所述第一预备顶层硅层的厚度在预定范围内。8.根据权利要求7所述的方法，其特征在于，所述预定范围为12nm‑15nm。9.根据权利要求1至8中任一项所述的方法，