一种沟槽栅半导体器件及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115939189A(43)申请公布日2023.04.07(21)申请号202211721026.6(22)申请日2022.12.30(71)申请人无锡先瞳半导体科技有限公司地址214026江苏省无锡市滨湖区建筑西路777号A3幢5层501(72)发明人张艳旺张子敏钱振华吴飞(51)Int.Cl.H01L29/40(2006.01)H01L29/06(2006.01)H01L29/78(2006.01)H01L21/336(2006.01)权利要求书3页说明书11页附图10页(54)发明名称一种沟槽栅半导体器件及其制造方法(57)摘要本申请实施例提供一种沟槽栅半导体器件及其制造方法，沟槽栅半导体器件包括：第一衬底层、第一掺杂区、第二掺杂区、第一导电构件、第二导电构件、源极电极；还包括两个第三掺杂区，形成在所述第一衬底层上且对应位于第二导电构件的下方，所述第三掺杂区的掺杂类型均为第二掺杂类型，并且两个所述第三掺杂区内的电荷量之和与位于两者之间的第一衬底层内的电荷量的比值范围为0.9‑1.1。本公开提供的半导体器件改善了电场分布，提升了器件的耐压值。CN115939189ACN115939189A权利要求书1/3页1.一种沟槽栅半导体器件，其特征在于，包括：具有第一掺杂类型的第一衬底层；形成在所述第一衬底层上方的具有第二掺杂类型的第一掺杂区；形成在所述第一掺杂区部分区域上方的具有第一掺杂类型的第二掺杂区；第一导电构件，由所述第一掺杂区的表面延伸到所述第一衬底层内，所述第一导电构件的周围形成第一绝缘层，以隔离所述第一导电构件与第一衬底层、第一掺杂区、第二掺杂区；两个第二导电构件，由所述第一掺杂区的表面延伸到所述第一衬底层内且位于所述第一导电构件的相对两侧，所述第二导电构件的下表面低于所述第一导电构件的下表面，所述第二导电构件的周围形成第二绝缘层以隔离所述第二导电构件与第一衬底层、第一掺杂区；源极电极，形成在所述第一掺杂区上方，所述源极电极分别与两个所述第二导电构件、第一掺杂区和第二掺杂区接触，所述源极电极与所述第一导电构件之间设有第四绝缘层；两个第三掺杂区，形成在所述第一衬底层上且对应位于第二导电构件的下方，所述第三掺杂区的掺杂类型均为第二掺杂类型，并且两个所述第三掺杂区内的电荷量之和与位于两者之间的第一衬底层内的电荷量的比值范围为0.9‑1.1。2.根据权利要求1所述的沟槽栅半导体器件，其特征在于，所述第三掺杂区包括多个第一掺杂柱，多个所述第一掺杂柱沿纵向排列，相邻的两个所述第一掺杂柱的掺杂浓度相异或者相同；或者，所述第三掺杂区包括一个第一掺杂柱。3.根据权利要求1所述的沟槽栅半导体器件，其特征在于，所述第三掺杂区的掺杂浓度大于所述第一衬底层的掺杂浓度。4.根据权利要求3所述的半导体器件，其特征在于，所述第三掺杂区的掺杂浓度与所述第一衬底层的掺杂浓度的差值与所述第一衬底层的掺杂浓度的比值范围为1％‑10％。5.根据权利要求4所述的沟槽栅半导体器件，其特征在于，两个所述第三掺杂区的掺杂浓度相等，且所述第三掺杂区的掺杂浓度与所述第一衬底层的掺杂浓度的差值与所述第一衬底层的掺杂浓度的比值小于或等于5％。6.根据权利要求1‑5任意一项所述的沟槽栅半导体器件，其特征在于，所述半导体器件还包括第五掺杂区，所述第五掺杂区形成在所述第一导电构件的下方，所述第五掺杂区的掺杂类型均为第二掺杂类型。7.根据权利要求1‑5任意一项所述的沟槽栅半导体器件，其特征在于，所述第一衬底层包括第一子衬底层和第二子衬底层，所述第二子衬底层形成在所述第一子衬底层上方，并且所述第一子衬底层的上表面与所述第三掺杂区的上表面平齐。8.根据权利要求1‑5任意一项所述的沟槽栅半导体器件，其特征在于，所述半导体器件还包括具有第一掺杂类型的第二衬底层，所述第一衬底层形成在所述第二衬底层上方，所述第二衬底层的掺杂浓度大于所述第一衬底层；或者，所述第二绝缘层的厚度大于所述第一绝缘层的厚度；或者，两个所述第三掺杂区内的电荷量之和与位于两者之间的第一衬底层内的电荷量相等；2CN115939189A权利要求书2/3页或者，所述第一掺杂类型为N型掺杂类型和P型掺杂类型其中之一，所述第二掺杂类型为另一种掺杂类型。9.一种沟槽栅半导体器件的制造方法，其特征在于，包括：在具有第一掺杂类型的第一衬底层上形成两个第一保护沟槽；在两个所述第一保护沟槽的底部进行掺杂，以对应获得具有第二掺杂类型的两个第三掺杂区，其中，两个所述第三掺杂区内的电荷量之和与位于两者之间的第一衬底层内的电荷量的比值范围为0.9‑1.1；在两个所述第一保护沟槽的内壁上分别形成第二绝缘层；在所述第二绝缘层内形成第二导电构件；在两个所述第二导电构件之间的第一衬底层内形成栅极沟