具有屏蔽栅沟槽结构的半导体器件及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN112509980A(43)申请公布日2021.03.16(21)申请号202011395298.2(22)申请日2020.11.30(71)申请人中芯集成电路制造（绍兴）有限公司地址312000浙江省绍兴市皋埠镇临江路518号(72)发明人沈新林任洪陈一丛茂杰(74)专利代理机构上海思微知识产权代理事务所(普通合伙)31237代理人曹廷廷(51)Int.Cl.H01L21/8234(2006.01)H01L27/088(2006.01)权利要求书2页说明书8页附图6页(54)发明名称具有屏蔽栅沟槽结构的半导体器件及其制造方法(57)摘要本发明提供了一种具有屏蔽栅沟槽的半导体器件及其制造方法，在回刻蚀场氧化层以形成核心区的屏蔽氧化层之后，且在通过热氧化工艺一步形成核心区屏蔽栅上方的栅间氧化层和栅氧化层之前，先通过平坦化工艺或者回刻蚀工艺来降低终端区的沟槽中的缝隙深度，由此在后续形成核心区的多晶硅栅的工艺中能避免在终端区的沟槽中产生的多晶硅残留，有效解决终端区器件的CP参数失效问题，保证半导体器件的性能。CN112509980ACN112509980A权利要求书1/2页1.一种具有屏蔽栅沟槽的半导体器件的制造方法，其特征在于，包括以下步骤：提供具有核心区和终端区的衬底，所述核心区和所述终端区的衬底中分别形成有至少一个沟槽；在各个所述沟槽的内表面上形成场氧化层，并在所述终端区的沟槽中形成沟槽多晶硅，在所述核心区的沟槽中形成屏蔽栅，所述沟槽多晶硅的顶部高于所述屏蔽栅的顶部；回刻蚀所述场氧化层，以形成位于所述核心区的沟槽中的屏蔽氧化层以及位于所述终端区的沟槽中的栅氧化层，且所述终端区的沟槽中形成有缝隙；平坦化所述衬底，或者回刻蚀所述衬底、所述屏蔽栅和所述沟槽多晶硅，以减小所述缝隙的深度；通过热氧化工艺一步形成所述核心区的栅氧化层、栅间氧化层以及所述终端区的氧化覆盖层；通过多晶硅沉积和回刻蚀工艺，在所述核心区的沟槽中形成多晶硅栅，同时去除所述终端区的所述缝隙中的多晶硅残留。2.如权利要求1所述的制造方法，其特征在于，在所述核心区和所述终端区中分别形成至少一个沟槽的步骤包括：在所述衬底上形成垫氧化层和图形化的掩膜层；以所述图形化的掩膜层为掩膜，刻蚀部分厚度的所述衬底，以在所述核心区和所述终端区中分别形成至少一个沟槽；通过热氧化工艺在各个所述沟槽的内表面上形成牺牲氧化层；去除所述牺牲氧化层、图形化的掩膜层和垫氧化层。3.如权利要求1所述的制造方法，其特征在于，在各个所述沟槽的内表面上形成场氧化层的步骤包括：首先，通过热氧化工艺在各个所述沟槽的内表面以及各个所述沟槽周围的衬底表面上形成第一氧化层；然后，通过化学气相沉积工艺在所述第一氧化层的表面上形成第二氧化层。4.如权利要求1所述的制造方法，其特征在于，在所述终端区的沟槽中形成沟槽多晶硅，在所述核心区的沟槽中形成屏蔽栅的步骤包括：通过多晶硅沉积工艺，向各个所述沟槽中填充第一多晶硅层，沉积的第一多晶硅层至少填满各个所述沟槽；平坦化所述第一多晶硅层的顶面至暴露出所述场氧化层的顶面，以在所述终端区的沟槽中形成所述沟槽多晶硅；保护所述沟槽多晶硅并回刻蚀所述核心区的沟槽中的第一多晶硅层，以在所述核心区的沟槽中形成所述屏蔽栅。5.如权利要求1所述的制造方法，其特征在于，采用干法刻蚀工艺刻蚀所述衬底、所述沟槽多晶硅和所述屏蔽栅，以去除所述缝隙中所述栅氧化层的最高顶部以上的至少部分厚度的所述衬底，以降低所述缝隙的深度。6.如权利要求1所述的制造方法，其特征在于，通过湿法刻蚀工艺回刻蚀所述场氧化层，以暴露出各个所述沟槽外围的衬底的顶面，并形成所述屏蔽氧化层和所述栅氧化层，且进一步通过测量或者计算得到所述终端区中的所述缝隙的深度；在平坦化所述衬底，或者回刻蚀所述衬底、所述屏蔽栅和所述沟槽多晶硅的步骤后，根据测量或者计算得到的所述2CN112509980A权利要求书2/2页缝隙的深度来确定所述平坦化的工艺对所述衬底的去除厚度或者所述回刻蚀的工艺对所述衬底的回刻蚀厚度。7.如权利要求1所述的制造方法，其特征在于，在形成所述多晶硅栅且同时去除所述终端区的所述缝隙中的多晶硅残留之后，还包括：至少在所述终端区的衬底顶面和沟槽多晶硅的顶面上形成覆盖介质层，所述覆盖介质层填满所述缝隙。8.如权利要求7所述的制造方法，其特征在于，所述覆盖介质层还覆盖所述核心区的衬底顶面以及所述多晶硅的顶面，且在形成所述覆盖介质层之后，还包括：对各个所述沟槽外围的衬底进行N型和/或P型离子注入，以形成阱区和/或源区。9.一种具有屏蔽栅沟槽的半导体器件，其特征在于，其采用权利要求1～8中任一项所述的具有屏蔽栅沟槽的半导体器件的制造方法形成，所述半导体器件包括：具有核心区