具有屏蔽栅沟槽的半导体器件的制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN112133637A(43)申请公布日2020.12.25(21)申请号202011367003.0(22)申请日2020.11.30(71)申请人中芯集成电路制造（绍兴）有限公司地址312000浙江省绍兴市皋埠镇临江路518号(72)发明人黄艳(74)专利代理机构上海思微知识产权代理事务所(普通合伙)31237代理人曹廷廷(51)Int.Cl.H01L21/336(2006.01)H01L29/78(2006.01)H01L29/423(2006.01)权利要求书2页说明书8页附图8页(54)发明名称具有屏蔽栅沟槽的半导体器件的制造方法(57)摘要本发明提供了一种具有屏蔽栅沟槽的半导体器件的制造方法，在形成沟槽之后，在沟槽的内表面上形成刻蚀速率不同的第一氧化层和第二氧化层，并先将第二氧化层回刻蚀至要求高度，形成侧壁上保留有部分厚度的第一氧化层的回刻蚀槽，再进一步利用回刻蚀槽侧壁上的第一氧化层保护回刻蚀槽侧壁的衬底，并回刻蚀第一多晶硅层至第二氧化层的顶部以下，形成屏蔽栅，进而在去除回刻蚀槽侧壁上的第一氧化层之后，通过热氧化工艺一步形成栅间氧化层和栅氧化层，由此能够使得形成的栅间氧化层的顶面形貌相对平坦，且使得形成的栅氧化层相对较薄，避免了现有技术中一步形成栅间氧化层和栅氧化层的工艺造成多晶硅栅与屏蔽栅之间漏电的问题。CN112133637ACN112133637A权利要求书1/2页1.一种具有屏蔽栅沟槽的半导体器件的制造方法，其特征在于，包括以下步骤：提供一衬底，并在所述衬底中形成至少一个沟槽；在所述沟槽的内表面上形成第一氧化层和第二氧化层，并在所述沟槽中填充第一多晶硅层；通过第一回刻蚀工艺对至少一个所述沟槽中的第二氧化层进行回刻蚀，以形成暴露出部分所述第一多晶硅层的回刻蚀槽，且在所述第一回刻蚀工艺中，所述第二氧化层的刻蚀速率大于所述第一氧化层的刻蚀速率，在所述第一回刻蚀工艺结束后，所述回刻蚀槽的侧壁上保留有所需厚度的第一氧化层；通过第二回刻蚀工艺对所述回刻蚀槽中的第一多晶硅层进行回刻蚀，使所述第一多晶硅层的顶部低于所述第二氧化层的顶部，以形成屏蔽栅；去除所述回刻蚀槽的侧壁上的第一氧化层，并通过热氧化工艺在所述回刻蚀槽中一步形成栅氧化层和栅间氧化层；在所述回刻蚀槽中填充第二多晶硅层，以形成多晶硅栅。2.如权利要求1所述的制造方法，其特征在于，在所述衬底中形成至少一个沟槽的步骤包括：在所述衬底上形成垫氧化层和图形化的硬掩膜层；以所述图形化的硬掩膜层为掩膜，刻蚀部分厚度的所述衬底，以形成至少一个沟槽；通过热氧化工艺在所述沟槽的内表面上形成牺牲氧化层；去除所述牺牲氧化层、图形化的硬掩膜层和垫氧化层。3.如权利要求1所述的制造方法，其特征在于，通过热氧化工艺形成所述第一氧化层，通过化学气相沉积工艺形成所述第二氧化层。4.如权利要求3所述的制造方法，其特征在于，所述化学气相沉积工艺为工作压力低于1个标准大气压的次常压化学气相沉积工艺。5.如权利要求1所述的制造方法，其特征在于，通过第一回刻蚀工艺对至少一个所述沟槽中的第二氧化层进行回刻蚀，以形成所述回刻蚀槽的步骤包括：在所述衬底上形成图形化的光刻胶层，所述图形化的光刻胶层至少暴露出相应的沟槽中的第一氧化层和第二氧化层的顶部表面；以所述图形化的光刻胶层为掩膜，采用所述第二氧化层的刻蚀速率大于所述第一氧化层的刻蚀速率的第一回刻蚀工艺，对所述沟槽中的第一氧化层和第二氧化层进行刻蚀，以形成所述回刻蚀槽。6.如权利要求5所述的制造方法，其特征在于，所述衬底具有第一元件区和第二元件区，所述第一元件区和所述第二元件区均形成有所述沟槽；所述图形化的光刻胶层覆盖所述第一元件区的衬底和沟槽的表面，并在所述第一回刻蚀工艺中或者在所述第一回刻蚀工艺和所述第二回刻蚀工艺中保护所述第一元件区；在形成所述第二元件区中形成所述屏蔽栅时，在所述第一元件区的沟槽中剩余的所述第一多晶硅层的顶部高于所述屏蔽栅的顶部，以形成沟槽多晶硅；在形成所述栅间氧化层和所述栅氧化层的同时，在所述第一元件区中的所述第一多晶硅层的顶部上形成覆盖氧化层。7.如权利要求1~6中任一项所述的制造方法，其特征在于，在所述沟槽的内表面上形成的所述第二氧化层的厚度大于所述第一氧化层的厚度；在所述第一回刻蚀工艺中，所述第2CN112133637A权利要求书2/2页二氧化层的刻蚀速率为所述第一氧化层的刻蚀速率的5倍以上。8.如权利要求5或6所述的制造方法，其特征在于，在通过第二回刻蚀工艺对所述回刻蚀槽中的第一多晶硅层进行回刻蚀之前，或者在形成所述屏蔽栅之后且在去除所述回刻蚀槽的侧壁上的第一氧化层之前，或者在去除所述回刻蚀槽的侧壁上的第一氧化层之后，且在形成所述栅氧化层和所述栅间氧化层