半导体元件、半导体元件的封装结构及其封装方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115939157A(43)申请公布日2023.04.07(21)申请号202211467740.7(22)申请日2022.11.22(71)申请人苏州晶方半导体科技股份有限公司地址215000江苏省苏州市工业园区汀兰巷29号(72)发明人王鑫琴(74)专利代理机构南京利丰知识产权代理事务所(特殊普通合伙)32256专利代理师王锋(51)Int.Cl.H01L27/146(2006.01)权利要求书1页说明书6页附图7页(54)发明名称半导体元件、半导体元件的封装结构及其封装方法(57)摘要本发明公开了一种半导体元件，半导体元件的封装结构以及该封装结构的封装方法，半导体元件包括衬底、形成于所述衬底内的功能结构以及与所述功能结构连接的焊垫，所述功能结构包括具有网孔结构的浅槽隔离层，所述浅槽隔离层未延伸至所述焊垫，或所述浅槽隔离层延伸至所述焊垫并属于所述焊垫的一部分，其中，所述浅槽隔离层的网孔满足：网孔宽度范围为2.29μm～2.49μm。本发明的半导体元件，其能够解决由于STI(浅槽隔离)的存在导致在后续封装过程中STI(浅槽隔离)分层的问题。CN115939157ACN115939157A权利要求书1/1页1.一种半导体元件，其特征在于，包括衬底、形成于所述衬底内的功能结构以及与所述功能结构连接的焊垫，所述功能结构包括具有网孔结构的浅槽隔离层，所述浅槽隔离层未延伸至所述焊垫，或所述浅槽隔离层延伸至所述焊垫并属于所述焊垫的一部分，其中，所述浅槽隔离层的网孔满足：网孔宽度范围为2.29μm～2.49μm。2.如权利要求1所述的半导体元件，其特征在于，所述浅槽隔离层的网孔满足：网孔深度范围为0.2μm～0.4μm，网孔间隙为2.76μm～2.96μm。3.如权利要求1所述的半导体元件，其特征在于，所述浅槽隔离层未延伸至所述焊垫；所述功能结构还包括多晶硅层，所述多晶硅层未延伸至所述焊垫。4.如权利要求1所述的半导体元件，其特征在于，所述浅槽隔离层延伸至所述焊垫并属于所述焊垫的一部分；所述功能结构还包括多晶硅层，所述多晶硅层延伸至所述焊垫并属于所述焊垫的一部分，且所述多晶硅层形成于所述浅槽隔离层上。5.如权利要求3或4任一项所述的半导体元件，其特征在于，所述多晶硅层包括阵列设置的多个多晶硅单元，每个所述多晶硅单元形成于所述浅槽隔离层的网孔间隙上。6.如权利要求3或4任一项所述的半导体元件，其特征在于，所述焊垫包括金属层，所述金属层包括间隔设置的多层子金属层，相邻所述子金属层之间电性连接。7.如权利要求6所述的半导体元件，其特征在于，相邻所述子金属层之间设置有介质层。8.如权利要求7所述的半导体元件，其特征在于，所述介质层内形成有金属塞，相邻所述子金属层之间通过所述金属塞形成电性连接。9.如权利要求1任一项所述的半导体元件，其特征在于，所述浅槽隔离层延伸至所述焊垫，且，所述浅槽隔离层的网孔满足：宽度为2.39μm，深度为0.3μm，网孔间隙为2.86μm。10.一种半导体元件的封装结构，其特征在于，包括：如权利要求1～9任一所述的半导体元件，设置于所述半导体元件表面的焊接凸点、以及再布线层；所述半导体元件内形成有通孔，所述通孔暴露出所述焊垫，所述再布线层通过所述通孔电性连接于所述焊接凸点和所述焊垫之间。11.一种半导体元件的封装结构的封装方法，其特征在于，包括：提供晶圆，具有多颗阵列排布的如权利要求1～9任一所述的半导体元件；从所述半导体元件表面形成贯通至所述焊垫的通孔；在所述通孔侧壁以及所述半导体元件表面上形成钝化层；形成覆盖所述通孔侧壁、底壁和所述半导体元件表面的再布线层；在所述再布线层上形成与所述再布线层电性连接的焊接凸点。2CN115939157A说明书1/6页半导体元件、半导体元件的封装结构及其封装方法技术领域[0001]本发明是关于半导体技术领域，特别是关于一种半导体元件、半导体元件的封装结构以及半导体元件的封装结构的封装方法。背景技术[0002]现有技术中，CMOS图像传感器(CMOSImageSensor,CIS)正向着高速、大像素和低成本的方向发展，而晶圆级封装技术由于其小型化、低成本的优点近年来受到广泛关注。CIS可以分为三种结构，前照式(FrontSideIlluminated,FSI)，背照式(BackSideIlluminated,BSI)，堆栈式(Stack)。[0003]堆栈式(Stack)CIS内包括stackwafer，在3Dstackwafer中会用到浅槽隔离工艺。浅槽隔离，即shallowtrenchisolation，简称STI，通常用于0.25um以下工艺，通过利用氮化硅掩膜经过淀积、图形化、刻蚀硅后形成槽，并在槽中填充淀积氧化物，用